UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42730

MIG 7 Series v1.1-v1.2 QDRII+ - VEO インスタンシエーション ファイルで CLK_STABLE パラメーターに %CLK_STABLE が渡される

説明

Verilog .VEO インスタンシエーション ファイルで、CLK_STABLE パラメーターが %CLK_STABLE に設定されます。

ソリューション

これは MIG v1.1-v1.2 QDRII+ *.VEO インスタンシエーション ファイルの既知の問題で、CLK_STABLE パラメーターはエコー クロックが安定するまで待機するサイクル数に設定されるべきです。この値はメモリ ベンダーのデータシートに記載されている値に依存しますが、デフォルトでは 2048 です。

この問題は IES 13.3 ソフトウェア リリースで修正される予定ですが、VEO インスタンシエーション ファイル内で CLK_STABLE パラメーター値を手動で指定することで回避できます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41227 MIG 7 Series v1.2 - ISE Design Suite 13.2 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 42730
日付 05/26/2014
ステータス アーカイブ
種類 既知の問題
デバイス 詳細 概略
IP
このページをブックマークに追加