UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42749

Spartan-6 FPGA Integrated Block for PCI Express - m_axis_rx_tuser のビットの一部がユーザー ガイドで定義されていない

説明

問題のあったバージョン : v2.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45702) を参照してください。

Bm_axis_rx_tuserバスのビット 16、15、および 0 が『Spartan-6 FPGA Integrated endpoint block for PCI Express pre-Production User Guide』 (UG672) で定義されていません。

ソリューション


これらのビットは予約されているので、使用されません。

改訂履歴
2012/01/18 - アンサー 45072 に修正バージョン情報を追加
2011/07/06 - 初版

注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42569 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.3 で修正された問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45702 Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 42749
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
デバイス
  • Spartan-6 LXT
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加