UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42757

Virtex-7、Kintex-7、13.2、13.3 - GTX IBERT- GTX IBERT コアのビット生成中に「ERROR:Bitgen:342」というエラーが発生する

説明

13.2 または 13.3 で Kintex-7 IBERT コアまたは virtex-7 GTX IBERT コアのビットストリームを生成しようとすると、次のようなエラー メッセージが表示されます。

''ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD). This maycause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To prevent this error, it is highly suggested to specify all pin locations and I/O standards to avoid potential contention or conflicts and allow proper bitstreamcreation. To demote this error to a warning and allow bitstream creationwith unspecified I/O location or standards, you may apply the following bitgen switch: -g UnconstrainedPins:Allow. This message applies to the following I/O ports:IBERT_SYSCLOCK_N_IPAD."

このアンサー レコードでは、この問題の回避方法を詳しく説明します。

ソリューション

この問題は、BitGen ですべての差動 I/O ピンで P 側と N 側両方のピンが制約されているかをチェックする DRC が実行されるようになったために生じます。IBERT (Integrated Bit Error Ratio Tester) は現時点では、差動ペアの P 側のみを制約します。この問題を回避するには、次の手順に従ってください。

1.Core Generator で IBERT コアを生成する場合、[Generate Bitstream] オプションをオフにしてコアを生成します。
2. デザインを作成します。
3. example_design ディレクトリにある chipscope_ibert_top.ucf を開きます。
4. System Clock Timing Constraints セクションを見つけ、差動システム クロック ペアの N 側を制約するために 1 行追加します。これにより、UCF は次のようになります。

INST "U_SYSCLOCK_IBUFDS" IOSTANDARD = LVDS_25;
NET "IBERT_SYSCLOCK_P_IPAD" LOC = AD12;
NET "IBERT_SYSCLOCK_ N_IPAD" LOC = AD11;

5. システム クロックの N 側を差動ペアの適切なピンに指定していることを確認してください。
6. UCF ファイルを保存し、implement ディレクトリを開いてください。implement.sh (Linux の場合) または implement.bat (Windows の場合) を実行し、インプリメンテーションからビット ファイルの作成までを行います。

代替ソリューション

何らかの理由で、システム クロックの N 側に LOC 制約を適用したくない場合は、次の方法で問題を回避することができます。ただし、上述の方法に従ってクロックの N 側に手動で LOC 制約を使用することを強く推奨します。

1. デザインを作成します。
2. implement ディレクトリを開き、-g UnconstrainedPins:Allow オプションが含まれるように、implement.sh (Linux の場合) または implement.bat (Windows の場合) スクリプトを修正します。 スクリプト ファイルの BitGen コマンドは次のようになります。

bitgen -d -g UnconstrainedPins:Allow -g GWE_cycle:Done -g GTS_cycle:Done
-g DriveDone:Yes -g StartupClk:Cclk -w example_chipscope_ibert_top.ncd

3. インプリメンテーション スクリプトを実行します。

これは既知の問題であり、13.4 で修正される予定です。

差動 I/O ペアの P 側のみを制約している場合、この BitGen の問題はデザインのその他の部分に影響を与える可能性があることに留意してください。この BitGen の問題の詳細は (ザイリンクス アンサー 42678) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 42757
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
ツール
  • ChipScope Pro - 13.2
  • ChipScope Pro - 13.3
このページをブックマークに追加