UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42796

Spartan-6 - IODELAY2 で BUSY がアサート/ディアサートするのに必要な時間

説明

Spartan-6 IODELAY2 では、可変遅延モードで遅延をインクリメントまたはデクリメントすると、BUSY 信号が High になります。BUSY のアサートに必要な時間を教えてください。BUSY のディアサートによってデータが有効かを確認できますか。

ソリューション


IODELAY2 で遅延をインクリメントまたはデクリメントすると、BUSY 信号がアサートして、DATAOUT が有効ではないことが示されます。これは、アサートされている CE ピンの数クロック サイクル以内に発生します。

IODELAY2 でサンプルされているデータが有効であることを確認にするために、ユーザーは BUSY 信号をモニターして BUSY がディアサートするまで待機する必要があります。状況にはさまざまあるため、時限のインクリメントを待機することは信頼性に欠けます。したがって、BUSY のモニターが出力データが有効かを判定する最善の方法となります。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46791 Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
AR# 42796
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Spartan-6Q
このページをブックマークに追加