UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42809

7 Series FPGA Transceiver Wizard v1.4 - リリース ノートおよび既知の問題

説明

このアンサーは、ISE 13.2 ソフトウェアでリリースされた 7 Series FPGAs Transceiver Wizard v1.4 の既知の問題およびリリース ノートです。

ソリューション

概要

このリリースのインストール方法については、次を参照してください。

japan.xilinx.com/ipcenter/coregen/ip_update_install_instructions.htm

システム要件については、次を参照してください。

 japan.xilinx.com/ipcenter/coregen/ip_update_system_requirements.htm

このアンサーには、ザイリンクス LogiCORE IP 7 Series FPGAs Transceivers Wizard v1.4 ソリューションのリリース ノートが含まれます。
最新コア アップデートは、次の製品ページをご覧ください。

   http://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/7-series_fpga_transceivers_wizard.html

新機能

  • ISE 13.2 ソフトウェアをサポート
  • TX および RX に異なるライン レートを使用可能
  • プロトコルのサポート - Aurora 8B/10B、Aurora 64B/66B、OBSAI、SRIO GEN1、SRIO GEN2、OC48、OC192
  • ChipScope をサポート

サポートされるデバイス

このリリースのコアでは、次のデバイス ファミリがサポートされます。

  • Virtex-7
  • Virtex-7 XT (7vx485t)
  • Virtex-7 -2L
  • Kintex-7
  • Kintex-7 -2L

修正された問題

  • CR # 603156 - Interlaken プロトコルで RXBUF_ADDR_MODE 設定をアップデート
  • CR # 603158 - Interlaken プロトコル テンプレートで RXUSRCLK のソースを RXOUTCLK に、[Synchronous Application] をオフに変更
  • CR # 606028 - Kintex-7 FBG または SBG パッケージでサポートされる最大ライン レートをすべてのスピード グレードで 6.6Gb/s に変更
  • CR # 608819 - TXOUT_DIV および RXOUT_DIV の算出上の問題を修正
  • CR # 593469 - CLK_COR_MIN_LAT および CLK_COR_MAX_LAT 属性の算出をアップデート
     

既知の問題

v1.4 のリリース時点での既知の問題は、次のとおりです。

  • このバージョンのコアではハードウェア検証が実行されていません。
  • ChipScope の機能はハードウェアでテストされていません。
  • PlanAhead ツールで [Import sources to the project directory] オプションをオンにして ISE プロジェクトをインポートすると、インプリメンテーションが完了しません。この問題を回避するには、[Import sources to project directory] をオフにするか、または手動で関連 RTL ファイルが含まれる PlanAhead プロジェクト エリアに BRAM 初期化 <>.dat ファイルをコピーする必要があります。
  • XST 合成制約 <core>.xcf のサポートは Project Navigator ツールで使用できません。GUI でウィザードを使用して生成した ISE プロジェクトをインポートするには、ISE ベースの <core>.xise ファイルをインポートした後、PlanAhead で手動で作業中のワークスペースに <core_top>.xcf を追加してください。

このバージョンの既知の問題、回避策などの最新情報については、『IP リリース ノート ガイド』 (XTP025) を参照してください。

テクニカル サポート

http://japan.xilinx.com/support からウェブケースを開いてください。質問事項は、製品担当のチームで対処いたします。


ザイリンクスでは、このコアの資料に記載されているガイドラインに従って使用されている場合にサポートを提供していますが、ガイドラインに従っていない場合のデザインでのタイミング、機能、およびサポートは保証しかねます。

その他の情報

  • なし

コア リリース改訂履歴


 ================================================================================
 2011/06/22  Xilinx, Inc.  1.4          13.2 リリース
 2011/03/01  Xilinx, Inc.  1.3          13.1 リリース
 2010/11/23  Xilinx, Inc.  1.2          ISE 7 シリーズ Beta2 - (O.34)
 2010/10/29  Xilinx, Inc.  1.1          ISE 7 シリーズ マンスリー スナップショット - (O.28)
                                         初期リリース
 ================================================================================

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41613 7 シリーズ FPGA GTX/GTH トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 42809
日付 11/10/2014
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加