AR# 42831

MIG 7 シリーズ DDR3/QDRII+/RLDRAM II - シングルエンド システム クロックを使用しているとコアを生成できない

説明

問題のあったバージョン : v1.2
修正されたバージョンおよびその他の既知の問題 : (ザイリンクス アンサー 45195) 参照

MIG 7 シリーズの [System Signals Selection] ページに、コンフィギュレーションによっては割り当て可能なシステム クロック ピンが表示されず、

MIG コアの生成に進むことができないことがあります。

ソリューション

これは、MIG ピン割り当てアルゴリズムの問題により、使用可能なピンをシステム クロックに選択できなくなっていることが原因です。

この問題を回避するには、次のいずれかを実行してください。

  • シングルエンド システム クロック デザインの場合:
     
    1. [System Clock] ページで [System Clock] に [Differential] を選択します。
    2. [System Signals Selection] ページで使用可能なピンをシステム クロックに割り当て、コアを生成します。
    3. 必要なのはシングルエンドだけなので、生成された UCF でシステム クロック ピンをコメントアウトします。
    4. 最上位パラメーター INPUT_CLK_TYPE を SINGLE_ENDED に設定します。
       
  • シングルエンドまたは差動システム クロック デザインの場合:
     
    1. [New Design] オプションを使用して、システム クロック ピンにピンを選択せずにデザインを生成します。
    2. [Fixed Pin Out] オプションを使用して、以前に生成したデザインの UCF 制約をインポートします。
    3. システム クロック ピンを選択し、デザインを再生成します。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
41227 MIG 7 Series v1.2 - ISE Design Suite 13.2 でのリリース ノートおよび既知の問題 N/A N/A
AR# 42831
日付 08/28/2014
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
IP