UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42836

MIG 7 Series v1.2 - 互換 Artix-7 デバイスに対して不正な PHASER_IN および PHASER_OUT 制約が生成される

説明

MIG 7 Series v1.2 で xc7a100t-csg324 デバイスを選択してコアを生成すると、互換デバイス xc7a50t-csg324 に対して PHASER_IN および PHASER_OUT 制約が不正に生成されます。この問題は、データ バイト グループおよびアドレス/制御バイト グループにバンク 35 および 34 を選択している場合に発生します。これらのバンクがメモリ バンクに選択されている場合は、問題は発生しません。

ソリューション

この問題を回避するには、MIG 7 Series v1.2 デザインでターゲット デバイスを互換デバイスではなく xc7a50t-csg324 に設定します。
AR# 42836
日付 02/28/2012
ステータス アーカイブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加