UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42841

Virtex-6 GTX IBERT - IBERT コアでシステム クロックの DIFF_TERM を有効にする方法

説明

Virtex-6 GTX トランシーバーの IBERT コアを生成しているとき、システム クロックに対して DIFF_TERM を有効にするオプションがありません。IBERT コアで DIFF_TERM を有効にする方法を教えてください。

ソリューション


IBERT コアで使用されるシステム クロックの内部差動終端を有効にするには、次を実行してください。

1. Virtex-6 GTX IBERT ウィザードの [generate bitstream] オプションをオフにします。これにより、インプリメンテーションを実行せずに IBERT コアが生成されます。

2. example_design ディレクトリで、<coregen project>\<ibert core name>\ directory まで移動します。

3. example_chipscope_ibert の HDL ファイルを開き、文字列 U_SYSCLOCK_IBUFDS を検索します。

4. DIFF_TERM 属性の設定を追加して、TRUE に設定します。 IBUFDS のインスタンシエーション構文については、『Virtex-6 ライブラリ ガイド (HDL 用)』を参照してください。

5. IBERT コアの Implementation ディレクトリへ移動します。

6. implement.sh (linux 用) または implement.bat (windows 用) を実行してデザインをインプリメントします。
AR# 42841
日付 01/02/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6 LXT
  • Virtex-6 SXT
ツール
  • ChipScope Pro - 13.2
このページをブックマークに追加