AR# 42944

Virtex-7 FPGA デザイン アドバイザリのマスター アンサー

説明

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

このデザイン アドバイザリでは、Virtex-7 FPGA および Virtex-7 FPGA デザインに影響する問題をリストします。

ソリューション

2017 年 4 月 17 日のデザイン アドバイザリ

2017/04/14(Xilinx Answer 69034)7 シリーズ、UltraScale、および UltraScale+ のデザイン アドバイザリ - 2016.3 より前のバージョンの Vivado に差動 I/O 規格のフライト タイム遅延が含まれていない

2016 年 3 月 28 日のデザイン アドバイザリ

2016/03/24(Xilinx Answer 66173)デザイン アドバイザリ - Vivado タイミング WNS に関するアラート - 7 シリーズ - BUFR から BUFG のクロック パスにタイミング アークがないためにホールド違反が発生する

2015 年 1 月 19 日のデザイン アドバイザリ

2015/01/19(Xilinx Answer 63110)7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - Vivado 2013.4 から 2014.4 で DFE が誤ってホールドに設定される

2014 年 11 月 10 日のデザイン アドバイザリ

2014/11/10(Xilinx Answer 62631)Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない[セキュリティ]

2014 年 9 月 22 日のデザイン アドバイザリ

2014/09/29(Xilinx Answer 61875)QPLL ベースの 7 シリーズ FPGA GTX/GTH デザイン - コンフィギュレーション後最低 500 ns は QPLLPD をイネーブルにするべきではない

2014 年 9 月 1 日のデザイン アドバイザリ

2014/09/01(Xilinx Answer 61748)Vivado 電力/XPE のデザイン アドバイザリ - GTH - XPE で LPM/DFE モードの MGTAVcc 電流が低くレポートされる

2014 年 6 月 16 日のデザイン アドバイザリ

2014/06/16(Xilinx Answer 60845)MIG 7 Series RLDRAM3 のデザイン アドバイザリ - 合成およびインプリメンテーションで SIM_BYPASS_INIT_CAL が間違って FAST に設定される
2014/06/16(Xilinx Answer 65911)- GT ウィザードのデザイン アドバイザリ - CPLL が原因で電源を投入したときに 7 シリーズ トランシーバーに電源スパイクが発生する

2014 年 5 月 26 日のデザイン アドバイザリ


2014/05/26(Xilinx Answer 60356)7 Series FPGAs Transceivers Wizard v3.2 またはそれ以前のデザイン アドバイザリ - 必須の XDC 制約アップデート
2014/05/26(Xilinx Answer 60489)7 Series FPGAs Transceivers Wizard v3.2 以前のデザイン アドバイザリ - GTH/GTP プロダクションの RX リセット シーケンスが停止することがある
2014/05/26(Xilinx Answer 45360)Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 6.6 Gbps 用の SATA Gen 2/Gen 3 および PMA_RSV の RXCDR_CFG 設定のアップデート

2014 年 1 月 20 日のデザイン アドバイザリ

2014/01/20(Xilinx Answer 59035)7 シリーズ FPGA GTX/GTH トランシーバーのデザイン アドバイザリ - QPLL が PCIe Gen1/Gen2 でサポートされない

2013 年 11 月 25 日のデザイン アドバイザリ

2013/11/25(Xilinx Answer 58244)7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート
2013/11/25(Xilinx Answer 45360)Kintex-7 および Virtex-7 FPGA GTX 一般 ES トランシーバーのデザイン アドバイザリ アップデート - RX_DFE_KL_CFG2 設定の記述を UG476 に追加

2013 年 10 月 23 日のデザイン アドバイザリ

2013/10/23(Xilinx Answer 51554)Aurora 64B66B v8.1 およびそれ以前のデザイン アドバイザリ - RESET および PMA_INIT 入力が連続するとコアの初期化の一貫性がなくなる

2013 年 9 月 16 日のデザイン アドバイザリ

2013/09/16(Xilinx Answer 57193)Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更)

2013 年 8 月 5 日のデザイン アドバイザリ

2013/08/05(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリのアップデート - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

2013 年 7 月 29 日のデザイン アドバイザリ

2013/07/29(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリ: QPLL_CFG, QPLL_LOCK_CFG および QPLL_LOCK_CFG 属性をアップデート
2013/07/29(Xilinx Answer 56332)Virtex-7 GTH デザイン アドバイザリ - プロダクション シリコンの QPLL 属性アップデート: QPLL_CFG, QPLL_LOCK_CFG および COMMON_CFG 属性のアップデート

2013 年 5 月 20 日のデザイン アドバイザリ

2013/05/16(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリのアップデート - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

2013 年 5 月 13 日のデザイン アドバイザリ

2013/05/13(Xilinx Answer 55366)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される
2013/05/13(Xilinx Answer 55791)7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードの必須アップデート

2013 年 4 月 15 日のデザイン アドバイザリ

2013/04/12(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリ: クロック順送を含めるための GTHE2_COMMON/BIAS_CFG 使用モデルのアップデート、および RX リセット シーケンス、TX 同期コントローラー セクションの追加

2013 年 4 月 3 日のデザイン アドバイザリ

2013/04/03(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更
2013/03/26(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリ: RX_DFE_KL_CFG 設定のアップデート
2013/04/03(Xilinx Answer 50906)プロダクション Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT のデザイン アドバイザリ - GES およびプロダクション デバイスとのビットストリームの互換性: 7V690T プロダクション デバイスのアップデート

2013 年 3 月 19 日のデザイン アドバイザリ

2013/03/07(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリ: LPM ポート設定が適応モードになるようアップデート、QPLL_CFG 設定をライン レートから QPLL 周波数に変更

2013 年 2 月 25 日のデザイン アドバイザリ

2013/02/21(Xilinx Answer 53779)Virtex-7 FPGA GTH プロダクション トランシーバー RX リセット シーケンス要件のデザイン アドバイザリ - 新しいリセットが必要な GTH モードの組み合わせを反映させるためのアップデート

2013 年 2 月 18 日のデザイン アドバイザリ

2013/02/15(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリ: PCIe Gen3 の RXCDR_CFG 設定を追加、DFE ポート設定を適応モードにするためのアップデート

2013 年 2 月 11 日のデザイン アドバイザリ

2013/02/04(Xilinx Answer 47128)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策: PCS_RSVD_ATTR[8] および注記を追加

2013 年 2 月 4 日のデザイン アドバイザリ

2013/01/31(Xilinx Answer 53779)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - プロダクション シリコンの RX リセット シーケンス要件

2013 年 1 月 21 日のデザイン アドバイザリ

2013/01/17(Xilinx Answer 53740)7 シリーズ ザイリンクス PCI Express コアのデザイン アドバイザリのアップデート - 低温度だと TXOUTCLK にクロック出力がない

2013 年 1 月 14 日のデザイン アドバイザリ

2013/01/09(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリのアップデート: BIAS_CFG, QPLL_CFG 設定のアップデートおよび QPLL_CLKOUT_CFG の表への追加

2012 年 12 月 18 日のデザイン アドバイザリ

2012/12/13(Xilinx Answer 51625)Virtex-7 FPGA GTH 一般 ES トランシーバーのデザイン アドバイザリのアップデート: SATA SSC の RXCDR_CFG 設定追加、および OOB が使用されていない場合の RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE の注記を追加
2012/12/13(Xilinx Answer 45360)Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ: SATA SSC の RXCDR_CFG 設定、OOB を使用しない場合の RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE に関する注記を追加

2012 年 11 月 13 日のデザイン アドバイザリ

2012/11/09(Xilinx Answer 47443)Virtex-7 GTH トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ: すべてのデバイスおよびパッケージを含めるため、表 1 をアップデート

2012 年 11 月 5 日のデザイン アドバイザリ

2012/10/31(Xilinx Answer 50617)Kintex-7 and Virtex-7 FPGA プロダクション GTX トランシーバーのデザインアドバイザリ: 到底デバイスへの参照を追加、ビットストリーム互換性のセクションをアップデート
2012/10/25(Xilinx Answer 52193)7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックが発生するとフラッシュ アクセスが BPI 非同期モードになる
2012/10/25(Xilinx Answer 51625)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - ES シリコンに関する属性のアップデート、問題、および回避策: 8B/10B の RXCDR_CFG 値を追加

2012 年 10 月 18 日のデザイン アドバイザリ

2012/10/17(Xilinx Answer 51625)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - ES シリコンに関する属性のアップデート、問題、および回避策
2012/10/17(Xilinx Answer 51884)Kintex-7 および Virtex-7 FPGA GTX プロダクション シリコンの CDR 属性アップデートに関するデザイン アドバイザリ
2012/10/17(Xilinx Answer 47128)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策: ACJTAG 使用モードを追加

2012 年 9 月 10 日のデザイン アドバイザリ

2012/09/10(Xilinx Answer 51580)14.1/14.2 での 7 シリーズ FPGA タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が正しくない

デザイン アドバイザリにアップグレードされたアンサー

2012/09/10(Xilinx Answer 45781)7 シリーズ XADC デザイン アドバイザリ - XADCEnhancedLinearity BitGen オプションの使用
2012/09/10(Xilinx Answer 44971)7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度

2012 年 8 月 20 日のデザイン アドバイザリ

2012/08/20(Xilinx Answer 51296)デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite リリースでの 7 シリーズ パッケージのフライト タイムの変更について
2012/08/17(Xilinx Answer 50906)Kintex-7 325T、410T、および Virtex-7 485XT プロダクション デバイスのデザイン アドバイザリ - GES およびプロダクション デバイス間のビットストリーム互換性要件
2012/08/17(Xilinx Answer 47443)Virtex-7 GTH トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ: VMGTAVTT の追加電流引き込み値をアップデート

2012 年 8 月 13 日のデザイン アドバイザリ

2012/08/10(Xilinx Answer 47128)Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ: GTHE2_COMMON/BIAS_CFG セクションでサンプルの GTHE2_COMMON インスタンシエーションをアップデートし、SE 14.2/Vivado 2012.2 にその記述を追加

2012 年 7 月 30 日のデザイン アドバイザリ

2012/07/27(Xilinx Answer 47128)Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ - GTH 抵抗キャリブレーションに問題がないことと回避策は不要であることを追加

2012 年 7 月 12 日のデザイン アドバイザリ

2012/07/19(Xilinx Answer 47443)Virtex-7 GTH トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ - 電流引き込みの期間、同時電源投入などに関する FAQ を追加
2012/07/19(Xilinx Answer 47817)Kintex-7/Virtex-7 GTX トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ - 推奨シーケンスに沿った場合の追加電流引き込みに関する情報、電流引き込みの期間、同時電源投入などの FAQ を追加
2012/07/19(Xilinx Answer 45360)Kintex-7 および Virtex-7 FPGA GTX 一般 ES トランシーバーのデザインアドバイザリ: RX_DFE_XYD_CFG 値をアップデート
2012/07/19(Xilinx Answer 50617)Kintex-7 および Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ

2012 年 7 月 16 日のデザイン アドバイザリ

2012/07/12(Xilinx Answer 47128)Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ: QPLL_CFG および QPLL_LOCK_CFG の値および GTH トランシーバーのリンク マージン低減セクションをアップデート

2012 年 7 月 2 日のデザイン アドバイザリ

2012/06/28(Xilinx Answer 47817)Kintex-7/Virtex-7 GTX トランシーバー パワー アップのデザイン アドバイザリ
2012/06/28(Xilinx Answer 47128)Virtex-7 GTH 初期 ES トランシーバーのデザインアドバイザリ: 属性およびポートのセクションに最新の PMA_RSV2、RX_BIAS_CFG、RXDFEXYDEN の値を含めるためアップデート
2012/06/28(Xilinx Answer 45360)Kintex-7 FPGA および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策

2012 年 6 月 11 日のデザイン アドバイザリ

2012/06/08(Xilinx Answer 47443)7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ: 電源投入のアップデート

2012 年 5 月 28 日のデザイン アドバイザリ

2012/05/24(Xilinx Answer 47128)デザイン アドバイザリ: GTHE2_COMMON および終端使用モード、初期 ES エラッタ項目を含めるためのアップデート、抵抗キャリブレーション セクションのアップデート

2012 年 5 月 15 日のデザイン アドバイザリ

2012/05/14(Xilinx Answer 47128)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策: タイトルをアップデート、抵抗キャリブレーション セクションを追加、BIAS_CFG 設定をアップデート

2012 年 5 月 8 日のデザイン アドバイザリ

2012/05/03(Xilinx Answer 47128)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策
2012/05/03(Xilinx Answer 47443)7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - スタティック電力のエラッタ

2012 年 4 月 30 日のデザイン アドバイザリ

2012/04/30(Xilinx Answer 47342)Virtex-7 GTH シリアル トランシーバーのデザイン アドバイザリ - パッケージ図の訂正

2012 年 1 月 16 日のデザイン アドバイザリ

2012/01/10(Xilinx Answer 45633)7 シリーズ MIG DDR3/DDR2 アドバイザリ - CKE および ODT のピン配置規則をアップデート: 既存 UCF を検証する必要がある

2011 年 11 月 21 日のデザイン アドバイザリ

2011/11/21(Xilinx Answer 44174)スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ

2011 年 7 月 6 日のデザイン アドバイザリ

2011/07/06(Xilinx Answer 42615)7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE 13.2 Design Suite での GTX ポート名の変更

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44174 スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ N/A N/A
50906 Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT、1140XT プロダクション デバイスのデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリームの互換性 N/A N/A
51296 デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite リリースでの 7 シリーズ パッケージのフライト タイムの変更について N/A N/A
51580 14.1/14.2 での 7 シリーズ タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が不正になる N/A N/A
45781 7 シリーズ XADC デザイン アドバイザリ - XADCEnhancedLinearity BitGen オプションの使用 N/A N/A
44971 7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度 N/A N/A
55791 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート N/A N/A
55366 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される N/A N/A
57193 Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更) N/A N/A
51554 Aurora 64B66B v8.1 およびそれ以前のバージョンのデザイン アドバイザリ - RESET および PMA_INIT 入力が複数回適用されるとコアの初期化が安定しなくなる N/A N/A
58244 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート N/A N/A
59035 7 シリーズ FPGA GTX/GTH トランシーバーのデザイン アドバイザリ - QPLL が PCIe Gen1/Gen2 でサポートされない N/A N/A
62631 Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない N/A N/A
66788 MIG 7 Series DDR3 のデザイン アドバイザリ - DQS_BIAS が HR バンクに対して正しくイネーブルにならず、キャリブレーション エラーが発生する可能性がある N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46370 ザイリンクス 7 シリーズ FPGA ソリューション センター N/A N/A
45633 7 シリーズ MIG DDR3/DDR2 アドバイザリ - CKE および ODT のピン配置規則をアップデート : 既存 UCF を検証する必要がある N/A N/A
44174 スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ N/A N/A
42615 7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE 13.2 ソフトウェアでの GTX ポート名の変更 N/A N/A
40905 7 シリーズ - 7 シリーズ FPGA に関連した ISE 13.x ソフトウェアの既知の問題 N/A N/A
47443 7 シリーズ FPGA GTH トランシーバーのパワーアップ/パワーダウンに関するデザイン アドバイザリ N/A N/A
47342 Virtex-7 GTH シリアル トランシーバーのデザイン アドバイザリ - パッケージ図の訂正 N/A N/A
47128 Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策 N/A N/A
45360 Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (ES) シリコンの属性のアップデート、問題、および回避策 N/A N/A
50617 Kintex-7 および Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ N/A N/A
45195 MIG 7 Series - すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題 N/A N/A
51296 デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite リリースでの 7 シリーズ パッケージのフライト タイムの変更について N/A N/A
51625 Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (GES) シリコンの属性アップデート、問題、および回避策 N/A N/A
53779 Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 製品版シリコンの RX リセット シーケンス要件 N/A N/A
55009 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更 N/A N/A
AR# 42944
日付 01/06/2020
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス