AR# 42987

Virtex-6 FPGA GTH トランシーバー - 基準クロックの位相のノイズのマスク

説明


Virtex-6 GTX FPGA トランシーバーの PLL に供給されている基準クロックの質は、送信ジッターおよび受信ジッターのパフォーマンスに大きく影響します。基準クロックからのジッターおよび位相ノイズは、このパフォーマンスを決定するのに重要な役割を果たします。特に位相ノイズは、時間ベースのジッター仕様では見落としてしまう可能性のあるさまざまな周波数コンポーネントを含めることができます。

このアンサーでは、使用されている PLL 設定に基づいて、ザイリンクスが推奨する基準クロック位相ノイズの制限について説明します。

ソリューション


使用している基準クロックにより、異なるマスクを適用する必要があります。次の表は、基準クロック位相ノイズの上限を示すマスク ポイントの一覧です。基準クロックがこれらのマスクを超えると、TX データに追加ジッターが現れるようになります。


基準クロック周波数 (MHz)

オフセット周波数での位相ノイズ (dBc/Hz)

10KHz

100KHz

1MHz

10MHz

155.52

-120

-128

-139

-142

311.04

-114

-125

-139

-142

622.08

-108

-116

-134

-139


注記 : この表に使用する基準クロック レートがリストされていない場合、それに一番近い基準クロック周波数の位相ノイズ マスクを使用してください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38596 Virtex-6 FPGA GTH トランシーバー - 既知の問題およびアンサーのリスト N/A N/A
AR# 42987
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス