UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43078

Spartan-3A DSP - ユーザー ガイドで AREG1 および BREG1 がデフォルトのレジスタとして記載されている理由

説明

『Spartan-3A DSP FPGA XtremeDSP DSP48A ユーザー ガイド』(UG431) では、入力レジスタが 1 つしか選択されていない場合、AREG1 および BREG1 レジスタがデフォルトのレジスタであると記載されています。

ソリューション

これは、Spartan-3A DSP の AREG1 および BREG1 レジスタが AREG0 および BREG0 レジスタよりも高速であるためです。これは AREG0/BREG0 と AREG1/BREG1 レジスタの速度が同一の Virtex デバイスの場合とは異なります。

必要な入力レジスタが 1 つのみの場合にタイミングを向上させるには、AREG1 および BREG1 レジスタの使用を推奨します。デフォルトとして AREG1 および BREG1 が 1 に設定されているのはこのためです。

AR# 43078
日付 05/23/2014
ステータス アーカイブ
種類 一般
デバイス
  • Spartan-3A DSP
このページをブックマークに追加