AR# 43130

MIG Virtex-6 および Spartan-6 v3.9 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題

説明

これは、ISE Design Suite 13.3 でリリースされた Memory Interface (MIG) v3.9 のリリース ノートで、次の情報が記載されています。

  • 一般情報
  • ソフトウェア要件
  • 新機能
  • 修正された問題
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、およびデザイン ツールの要件は、『IP リリース ノート ガイド』 (XTP025) を参照してください。

ソリューション

一般情報

MIG Virtex-6 および Spartan-6 v3.9 製品は、ISE Design Suite 13.3 から入手できます。 

Spartan-6 FPGA Memory Controller Block (MCB) に対してサポートされているメモリ インターフェイスおよび周波数のリストは、次のユーザー ガイドを参照してください。

Virtex-6 FPGA に対してサポートされているメモリ インターフェイスおよび周波数のリストは、次の資料を参照してください。

MIG の一般的なデザインおよびトラブルシューティングについては、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) を参照してください。

ソフトウェア要件

  • ザイリンクス ISE Design Suite 13.3
  • 32 ビット/64 ビット Windows XP Professional
  • 32 ビット/64 ビット Windows 7 Professional
  • 32 ビット/64 ビット Windows Server 2008
  • 32 ビット/64 ビット Linux Red Hat Enterprise 4.0
  • 32 ビット/64 ビット Linux Red Hat Enterprise 5.0
  • 32 ビット/64 ビット SUSE Linux Enterprise 11

新機能

  • ISE Design Suite 13.3 ソフトウェア サポート

修正された問題

  • MIG ユーザー ガイド
    • UG406 - 「AXI Addressing (AXI アドレス指定)」セクションに情報を追加

      • CR 590370
    • UG416 - 「Debug Signals (デバッグ信号)」セクションに情報を追加
      • CR 576956
  • MIG ツール
    • DDR3 SDRAM および DDR2 SDRAM の AXI インターフェイス デザインに対してアービトレーション アルゴリズムの選択肢を追加
    • CR 616189
  • Virtex-6
    • (ザイリンクス アンサー 35750) MIG v3.4 ~ v3.8 Virtex-6 QDRII+ - QVLD 信号が未接続になる

      • CR 560728
    • DDR2 SDRAM の MT47H128M16RT-25E のサポートを追加
    •        CR 5614623

              

    • DDR3 SDRAM および DDR2 SDRAM の AXI インターフェイス デザインに対してアービトレーション アルゴリズム パラメーター (C_RD_WR_ARB_ALGORITHM) を追加
      • CR 616189
    • DDR3 SDRAM デュアル ランク VHDL デザインの RTL ロジック問題を修正
      • CR 616399
    • (ザイリンクス アンサー 41653) MIG v3.7 ~ v3.8 Virtex-6 DDR3 - cmd_gen.vhd のトラフィック ジェネレーターのアドレス データ マスクが一貫していない
      • CR 605211
    • (ザイリンクス アンサー 41918) MIG v3.7 ~ v3.8 Virtex-6 DDR2/DDR3 - トラフィック ジェネレーターでほかのデータまたはコマンド パターンがシミュレーションされない
      • CR 607737、CR 607735、CR 607734
    • (ザイリンクス アンサー 41652) MIG v3.7 ~ v3.8 Virtex-6 DDR3 - トラフィック ジェネレーターの error_status に正しい値がラッチされない
      • CR 605210
    • (ザイリンクス アンサー 42827) MIG v3.8 Virtex-6 QDRII+ - JTAG デバイス チェーンで ChipScope コアが検出されない
      • CR 614912
  • Spartan-6
    • カスタム パーツの行アドレスの選択範囲を DDR3 SDRAM に対して最大 15 に制限 (MCB の最大値と同じ)

      • CR 603432
    • DDR3 SDRAM デザインに対する新しいメモリ デバイスのサポートを追加
      • CR 615075、CR 620948
    • (ザイリンクス アンサー 42829) MIG 3.8 Spartan-6 MCB - MCB のカスタム パーツでサポートされるアドレス空間の範囲外を使用できてしまう
      • CR 603432

既知の問題

  • Virtex-6 FPGA MIG デザイン
  • Spartan-6 FPGA MIG デザイン

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44329 MIG v3.9 Virtex-6 DDR3/DDR2 - AXI デザインが ModelSim でセグメンテーション エラーになる N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44329 MIG v3.9 Virtex-6 DDR3/DDR2 - AXI デザインが ModelSim でセグメンテーション エラーになる N/A N/A
41653 MIG v3.7-v3.8 Virtex-6 DDR3 - cmd_gen.vhd のトラフィック ジェネレーターのアドレス データ マスクが一貫していない N/A N/A
41918 MIG v3.8 Virtex-6 DDR2/DDR3 - トラフィック ジェネレーターでほかのデータまたはコマンド パターンがシミュレーションされない N/A N/A
41652 MIG v3.7 ~ v3.8 Virtex-6 DDR3 - Traffic Generator の error_status に正しい値がラッチされない N/A N/A
35750 MIG v3.4 ~ v3.8 Virtex-6 QDRII+ - QVLD 信号が未接続になる N/A N/A
42827 MIG v3.8 Virtex-6 QDRII+ - JTAG デバイス チェーンで ChipScope コアが検出されない N/A N/A
38623 MIG Spartan-6 MCB - DDR2 モード、400Mbps で実行している MCB で ODT が遅れて出力される N/A N/A
42829 MIG 3.8 Spartan-6 MCB - MCB のカスタム パーツでサポートされるアドレス空間の範囲外を使用できてしまう N/A N/A
39423 MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる N/A N/A
38731 MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する N/A N/A
AR# 43130
日付 12/09/2014
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
IP