説明

このアンサーでは、XC4K/XC5K/Spartan シリーズのパーツで実行される EXTEST コマンドの操作について説明されています。また、INTEST に関する情報も記載されています。

ソリューション

XC4000/XC5200 シリーズのデバイスは IEEE 1149.1 に準拠した EXTEST 命令をインプリメントします。バウンダリ スキャン命令レジスタ (IR) にビット シーケンス 000 を読み込むと、EXTEST 命令がイネーブルになります。 

(ザイリンクス XAPP017) の図 2 は、一般的な IOB のバウンダリ スキャン ロジックを示しています。バウンダリ スキャン データ レジスタ (DR) は IOB にインプリメントされるシリアル シフト レジスタです。各 IOB は個々に制御される双方向ピンとしてコンフィギュレーションできます。このため、入力データ、出力データ、トライステート制御の 3 つのデータ レジスタ ビットが IOB ごとに供給されます。

アップデート ラッチには DR の各ビットがあり、新しいテスト データをシフト中にテスト データを保持するのに使用されます。アップデート ラッチは TAP コントローラーの Update-DR ステート中にアップデートされます。 

EXTEST 命令を実行するには、TDI ピンを使用して TAP コントローラーの Shift-IR ステートで IR にビット パターン 000 をシフトインさせます。この命令は Update-IR ステートでアクティブになり、EXTEST ラインがアサートされます。この時点で DR の入力ビットのデータが FPGA インターコネクト (IOB.I) に駆動され、出力およびトライステート制御のデータがデバイス ピンに駆動されます。 * 

TAP コントローラーの Capture-DR ステートでは、デバイス ピンからのデータが DR 入力ビットに供給され (Shift/Capture ラインがディアサートされる)、IOB フリップフロップで取り込まれたりします。DR の出力ビットがこの時点でトライステート状態になっていることを確認してください。そうでない場合は、ピンに競合が発生し、予期しないデータが取り込まれます。

DR の出力およびトライステート ビットはこのステートで FPGA インターコネクトからのデータを取り込みます (IOB.O および IOB.T)。 

取り込まれたデータは、TAP コントローラーの Shift-DR ステート中に TDO ピンでの検証のためシフト出力できます (Shift/Capture ラインがアサートされる)。 

* IEEE 規格 1149.1 では、Update-IR ステート中にデバイス インターコネクトにデータを内部挿入する必要はありません。しかし、INTEST サポートがないのでそれを補うにはこの機能が便利です。 

命令にかかわらず、TAP コントローラーが Update-DR ステートにあるときは常にアップデート ラッチにアクセスがあります。EXTEST 命令を出力する前にアップデート ラッチに該当データが必ず格納されているようにしてください。BYPASS など、テスト データが読み込まれた後に実行されるが EXTEST 命令がアクティブになる前に実行される命令は、テスト データを変えます。