AR# 43243

Virtex-7 および Kintex-7 FPGA 初期エンジニアリング サンプル Integrated Block for PCI Express のデザイン アドバイザリ - ASPM (Active State Power Management) が Gen 2 レートではサポートされない

説明

Virtex-7 および Kintex-7 GTX の初期エンジニアリング サンプル (ES) シリコンでは、Gen 2 (5.0Gb/s) ライン レートで動作している場合、レシーバー上で PCIe の ASPM (Active State Power Management) の L0s ステートがサポートされません。ASPM は自動ハードウェア消費電力管理機能であり、PCI Express 基本仕様の第 5 章に説明されています。対象となる初期 ES デバイスを確認するには、デバイスに付随するエラッタ資料をよくお読みください。

ソリューション


ASPM をオプションでサポートするシステム

ASPM の L0s ステートは、ASPM Optionality Change Notice が発行され、PCI Express 基本仕様のバージョン 2.1 からはオプションの機能です。Kintex-7 Integrated Block for PCI Express では、ASPM のオプション機能がサポートされており、ASPM をディスエーブルにする機能もあります。統合ブロックの属性を次のように設定します。
  • LINK_CAP_ASPM_OPTIONALITY = TRUE
  • LINK_CAP_ASPM_SUPPORT=0

これらの属性は、生成されたコアの source ディレクトリにある <core_name>.v[hd] ファイルで変更します。このファイルは、CORE Generator でのカスタマイズ プロセスで入力したコア名と同じ名前になります。デフォルトでは、pcie_7x_v1_1.v[hd] という名前になります。これらの属性を設定すると、PCI Express Capability 構造の Link Capability レジスタで ASPM サポートのフィールドが 00b になり、システム ソフトウェアで ASPM L0s がイネーブルにされることはありません。

ASPM のサポートがオプションでないシステム

PCI Express 基本仕様バージョン 2.1 より前に設計されたシステムでは、ASPM をディスエーブルにすることはできないので、Kintex-7 FPGA Integrated Block をこのようなシステムに接続すると、不正に動作する可能性があります。この場合、PCIe リンク パートナーが ASPM L0s ステートになることがあります。このようなレガシ システムで ASPM をディスエーブルするための代替策は、(ザイリンクス アンサー 36325) を参照してください。

レガシ システムを使用しているために ASPM をディスエーブルにできない場合、次のようなエラーが発生することがあります。
  • 修正可能なエラー
  • 再生タイムアウト

リンク パートナーで ASPM がディスエーブルになっていることを確認するには、リンク パートナーの Link Control レジスタのビット 1:0 を確認します。00b になっていれば、ASPM はディスエーブルになっています。これらのレジスタの詳細は、『PCI Express Base Specification』の第 7 章を参照してください。

注記 : このアンサーで説明されている問題はプロダクション デビスで修正されています。

改訂履歴

2012/10/08 - プロダクション デバイスに関する注記を追加
2012/05/02 - 対象となるデバイスを明記
2011/08/19 - Virtex-7 を含めるようにタイトルを変更。 ASPM オプション属性を TRUE に変更
2011/07/28 - 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43347 Kintex-7 FPGA 初期エンジニアリング サンプル (ES) - 既知の問題のマスター アンサー N/A N/A
AR# 43243
日付 10/10/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス