AR# 43243: Design Advisory for Virtex-7 and Kintex-7 FPGA Initial Engineering Samples Integrated Block for PCI Express - Active State Power Management Not Supported for Gen 2 Rates
AR# 43243
|
Virtex-7 および Kintex-7 FPGA 初期エンジニアリング サンプル Integrated Block for PCI Express のデザイン アドバイザリ - ASPM (Active State Power Management) が Gen 2 レートではサポートされない
説明
Virtex-7 および Kintex-7 GTX の初期エンジニアリング サンプル (ES) シリコンでは、Gen 2 (5.0Gb/s) ライン レートで動作している場合、レシーバー上で PCIe の ASPM (Active State Power Management) の L0s ステートがサポートされません。ASPM は自動ハードウェア消費電力管理機能であり、PCI Express 基本仕様の第 5 章に説明されています。対象となる初期 ES デバイスを確認するには、デバイスに付随するエラッタ資料をよくお読みください。