問題のあったバージョン : 1.00.a
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 44969) 参照
AXI Bridge v1.00a for PCI Express で、m_axi_arlock および m_axi_arcache 信号が間違って AWLOCK および AWCACHE に接続されます。
注記 : 問題のあったバージョンには、問題が最初に発生したバージョンがリストされます。それより前のバージョンでも問題が発生していた可能性もありますが、以前のバージョンではそれを検証するテストは実行されていません。
この既知の問題の原因は、次のディレクトリにある axi_pcie_v2_1_0.mpd ファイルのミスタイプにあります。
$XILINX_EDK/hw/XilinxProcessorIPLib/pcores/axi_pcie_v1_00_a/data/
axi_pcie_v2_1_0.mpd の 213 および 214 行目の次の文を変更します。
PORT m_axi_arlock = AWLOCK, DIR = O, BUS = M_AXI
PORT m_axi_arcache = AWCACHE, DIR = O, VEC = [3:0], BUS = M_AXI, ENDIAN = LITTLE
これを次のように変更します。
PORT m_axi_arlock = ARLOCK, DIR = O, BUS = M_AXI
PORT m_axi_arcache = ARCACHE, DIR = O, VEC = [3:0], BUS = M_AXI, ENDIAN = LITTLE
改訂履歴
2011/11/21 - 初版
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 44969 | AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 44969 | AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| AR# 43313 | |
|---|---|
| 日付 | 08/28/2013 |
| ステータス | アクティブ |
| 種類 | 既知の問題 |
| IP | |