UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43420

Virtex-6 GTH トランシーバー - LVDS 規格を基準クロックに使用できるか

説明

トランシーバーの基準クロックでサポートされている規格について説明します。

ソリューション


LVPECL および LVDS は、基準クロックに一般的に使用される規格です。

『Virtex-6 FPGA GTX トランシーバー ユーザー ガイド』 (UG366) の「ボード デザインのガイドライン」セクションには、LVPECL および LVDS 規格がトランシーバーの基準クロックにサポートされていると記載されていますが、『Virtex-6 FPGA GTH トランシーバー ユーザー ガイド』 (UG371) では、基準クロックの入力信号の最小振幅のため LVDS を基準クロックに使用することは推奨されていません。

LVDS 規格の基準クロックの振幅が十分で、入力信号の最小振幅要件 (DS152 より Virtex-6 GTH トランシーバーでは 600MHz 以下の場合は 500 mVppdiff、 600MHz を超える場合は 600 mVppdiff) を満たすことができれば、LVDS 規格を使用しても問題ありません。
AR# 43420
日付 02/28/2013
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
  • Artix-7
  • Virtex-6 HXT
このページをブックマークに追加