UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43481

MIG 7 シリーズ v1.3 DDR3/QDRII+/RLDRAM II - 新しいバンク選択ルールで UCF 検証にエラーが発生

説明

13.3 のソフトウェア リリースで、MIG 7 シリーズ v1.3 のバンク選択ルールにいくつか変更があります。変更内容は次のとおりです。
  • アドレス/制御グループはすべて同じバンクに配置する必要があります。これはすべてのインターフェイスを対象にしています。
  • インターフェイスが 3 つのバンクにまたがる場合はアドレス/制御を中央のバンクに配置する必要があります。これは DDR3 SDRAM および RLDRAM II を対象にしています。
  • バンクは連続して選択する必要があります。これはすべてのインターフェイスを対象にしています。
  • アドレス/制御はデータ書き込みバンクの隣に配置する必要があります。これは QDRII+ SRAM を対象にしています。

ソリューション


新しいルールに違反していると、MIG 7 シリーズ v1.3 より古いバージョンで作成された PRJ および UCF ファイルを使用している場合に [Verify Pin Changes and Update Design] フローでエラーが発生する可能性があります。新しいバンク選択ルールは MIG 7 シリーズ v1.4 でアップデートされる予定です。

新しいルールを避ける必要がある場合は、ザイリンクス テクニカル サポートにご連絡ください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 43481
日付 03/07/2013
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加