UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43520

MIG Spartan-6 MCB - 一般的なデバッグ、キャリブレーション デバッグ、データ エラー デバッグを含むボードのデバッグについて

説明


ハードウェアの問題の根本的な原因を特定するには、時間がかかることがあります。メモリ インターフェイスでは、一般的なボード レイアウト、MIG レイアウト、ピン配置、バンク規則の遵守、および IBIS モデルを使用した SI シミュレーションで注意を払うことが、ハードウェアを適切に動作させるために重要です。これらの確認点については、(ザイリンクス アンサー 37502) 「MIG デザイン アシスタント - Spartan-6 ハードウェア」を参照してください。

これらの項目を検証したら、キャリブレーション エラー、データ エラー、一般的なボード レベルの問題をデバッグする開始点としてこのアンサーを使用します。

メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


キャリブレーション エラーやデータ エラーを検証する前に、このデザイン アシスタントの「一般的なボード レベルのデバッグ」セクションを参照して論理ボードおよびレイアウトに問題がないかどうかを確認してください。

一般的なボード レベルのデバッグ

ボード レイアウトを検証したら、ハードウェア デバッグの次の手順として、ボードでデバッグ ポートをイネーブルにして提供されている MIG サンプル デザインを読み込みます。デバッグ ポートには、このデバッグ フローで使用される ChipScope モジュールからのクリティカルなデバッグ信号が含まれます。デバッグ ポートをイネーブルにするには、MIG デザインを生成する際に、[FPGA Options] ページで [Debug Signals for Memory Controller] を [Enable] に設定します。デバッグ ポートの詳細は、(ザイリンクス アンサー 43539) を参照してください。

サンプル デザインはトラフィック ジェネレーターを含むデザインで、動作することが確認されています。トラフィック ジェネレーターは書き込みコマンドを送信し、データをリードバックし、比較を実行してシステムの動作を確認します。トラフィック ジェネレーターは、SSO やクロストークなどのボード関連の問題をテストするさまざまなデータ パターンを送信するようにコンフィギュレーションできます。トラフィック ジェネレーターとそのパターンの詳細は、『Spartan-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド』(UG416) の「MIG Example Design with Traffic Generator (CORE Generator Tool Native Interface Only)」 (トラフィック ジェネレーター付きの MIG デザイン例 (CORE Generator ツール、ネイティブ インターフェイスのみ)) を参照してください。
http://japan.xilinx.com/support/documentation/ipmeminterfacestorelement_meminterfacecontrol.htm

ハードウェアでサンプル デザインが実行されたら、高レベルのエラー発生していないかどうかを確認するいくつかのチェックがあります。calib_done 信号とエラー フラグを監視し、キャリブレーションまたはビット/データ エラーが発生していないかどうか確認します。



結果calib_doneエラー
問題なし10
ビット エラー11
キャリブレーションで停止0ドントケア (0)


初期チェック

クロックがトグルしているか。
  • PLL_ADV がロックされているかどうかをチェックします (infrastructure.v の pll_lock)。
  • オシロスコープを使用して入力 PCB クロック ソースと出力 CK/CK# を確認します。
  • デザインのリセットの極性を確認します。
  • RST_ACT_LOW パラメーター値が正しいかどうかを確認します。
  • メモリ デバイスへの nCS 信号が、プルダウンされているか FPGA により Low に駆動されていることを確認します。

キャリブレーション エラーのデバッグ - (ザイリンクス アンサー 43537)

データ エラーのデバッグ - (ザイリンクス アンサー 43538)

アンサー レコード リファレンス

関連アンサー レコード

AR# 43520
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加