UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4353

4.2i Foundation - 最上位の ABEL デザインで使用するプロジェクト フロー タイプ

説明

キーワード : ABEL, schematic, flow, top-level, XABEL, 回路図, フロー, 最上位

重要度 : 標準

概要 : Foundation の Project Manager に回路図と HDL の 2 種類のプロジェクト フローが存在しています。

最上位の ABEL デザインではどちらのプロジェクト フローを使用するべきですか。

ソリューション

最上位の ABEL デザインを作成する場合、Foudation のプロジェクト フローは回路図にする必要があります。 HDL フローが使用できるのは、最上位デザインが VHDL または Verilog で記述されている場合のみです。

プロジェクト フローに回路図を指定してプロジェクトを作成したら、Project Manager で [Document] → [Add] をクリックするか、HDL Editor で [Project] → [Add] をクリックし、ABEL ファイルをプロジェクトに追加してください。
AR# 4353
日付 08/12/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加