UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43539

MIG Spartan-6 - デバッグ ポートの使用

説明


MIG Spartan-6 デザインにはデバッグ ポートを使用してコアを生成するオプションがあります。このデバッグ ポートを有効にすると、Chipscope ツールで一般デバッグ信号のハードウェア操作中にそのビヘイビアーを表示できます。デバッグ ポートを有効にするには、メモリ コントローラーのデバッグ信号のオプションをオンにします。このオプションは、MIG ツールの [FPGA Options] 画面にあります。これをオンにしてデザインを生成すると、出力 example_design/par ディレクトリにある ise_flow.bat スクリプトを使用してデザイン例でビットストリームが生成されます。どのハードウェア デバッグにおいても、デバッグ ポートを使用してデザイン例を実行するのが最初の手順です。これは、さまざまなシグナル インテグリティの問題を検出するためのテスト用にコンフィギュレーション可能なデザインです。

このアンサー レコードでは、キャリブレーション エラーやビット エラーなどの具体的な問題を修正するためにデバッグ ポートを使用する方法について説明しています。

メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

手順 :
  1. デザインをインプリメントしてビットストリームが使用可能になったら、ChipScope Analyzer を起動し、デバイスをコンフィギュレーションします。
  2. ChipScope プロジェクト (example_design\par\example_top.cdc) を開きます。
  3. デバッグ ポートを含むデザイン例がシステムで実行されています。別の信号をトリガーしてビヘイビアーを表示し、異なる問題をテストできます。
信号/パラメーター :
デバッグ ポートに割り当てられたデータ信号には、コマンド パス、書き込みデータパス、読み出しデータパス信号が含まれます。これらは『Spartan-6 FPGA メモリ コントローラー ユーザー ガイド』(UG388) の「インターフェイスの詳細」セクションで説明されています。
http://japan.xilinx.com/support/documentation/spartan-6_user_guides.htm

トリガー ポートに割り当てられるトリガー信号には、calib_done および error (example_design のみ) が含まれます。 トリガーは、キャリブレーション エラーおよびキャリブレーション後のデータ エラーをデバッグするために別々に calib_done でアサート可能です。

デバッグ ポートは最上位 RTL パラメーター DEBUG_PORT で有効にします。これを ON に設定すると RTL でポートが有効になります。さらに、ChipScope Analyzer で実行する必要なコアを生成するには、 ise_flow.bat スクリプト ファイルに CORE Generator インターフェイス コマンド ラインが必要です。

デバッグ ポートを使用した書き込みと読み出しの隔離 :

アンサー レコード リファレンス

関連アンサー レコード

AR# 43539
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加