AR# 43717: System Generator for DSP 13.x - Why do I get a block RAM compilation error - HDLCompiler:1156?
AR# 43717
|
System Generator for DSP 13.x - 「HDLCompiler:1156」というブロック RAM のコンパイル エラーが発生する
説明
System Generator for DSP 13.x でブロック RAM を使用してデザインしていると、次のようなエラー メッセージが表示されます。
ERROR:HDLCompiler:1156 - "D:\Proyectos\Mercury2M\MercuryMax_v1.0_5291_ISE132\hdl\FrameBuffer\SEN2APP\ngc_netlist\top_level_0_SEN2APP_Ram2App\synth_?model\ram2app.vhd" Line 4215: Formal port <ena> does not exist in entity <bmg_62_32b795b05d9d5932>. Please compare the definition of block <bmg_62_32b795b05d9d5932> to its component declaration and its instantion to detect the mismatch. INFO:HDLCompiler:1408 - "D:\Proyectos\Mercury2M\MercuryMax_v1.0_5291_ISE132\hdl\FrameBuffer\SEN2APP\ngc_netlist\top_level_0_SEN2APP_Ram2App\synth_model\ram2app.vhd" Line 306. bmg_62_32b795b05d9d5932 is declared here ERROR:HDLCompiler:1156 - "D:\Proyectos\Mercury2M\MercuryMax_v1.0_5291_ISE132\hdl\FrameBuffer\SEN2APP\ngc_netlist\top_level_0_SEN2APP_Ram2App\synth_model\ram2app.vhd" Line 4216: Formal port <enb> does not exist in entity <bmg_62_32b795b05d9d5932>. Please compare the definition of block <bmg_62_32b795b05d9d5932> to its component declaration and its instantion to detect the mismatch.
この問題の回避策はありますか。
ソリューション
これは既知の問題です。次の 2 つの回避策があります。
System Generator で HDL ネットリストを作成した後、VHDL ファイルから ena および enb ポートを削除するよう HDL を変更します。 次に、デザインをインプリメントするため残りのデザインを Project Navigator で実行します。これは古いカスタマー デザインでの問題の回避策でした。
CORE Generator で Block Memory コアを作成し、生成されたコアを System Generator デザインでブラック ボックスとして取り込みます。