UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 4407: FPGA Express:VHDL コンポーネントのインスタンシエーション時の未使用ピンについて (VSS-538、VSS-544)

AR# 4407

FPGA Express:VHDL コンポーネントのインスタンシエーション時の未使用ピンについて (VSS-538、VSS-544)

説明

キーワード:FPGA, Express, VHDL, instantiate, インスタンシエーション

重要度 :標準

概要:
コンポーネントが VHDL コードでインスタンシエートされる場合、宣言されているピンはすべて使用されている必要があります。コンポーネントでピンがすべて宣言されており、その一部のピンのみが必要である場合、またはコンポーネントが複数回インスタンシエートされ、インスタンシエートされるたびに異なるピンが使用される場合に、問題が発生します。

ピンが未接続のままになっていると、FPGA Express で以下のエラー メッセージが表示されます。

Error: C:/designs/top.vhd line 53
Not enough element associations - 3 expected.(VSS-538) (FPGA-dm-hdlc-unknown)

キーワード「open」が使用されて、宣言されたピンが未接続になっている場合は、FPGA Express で以下のエラー メッセージが表示されます。

Error:C:/designs/top.vhd line 55
OPEN is not a legal actual part of an element association here (check if the input ports are properly mapped). (VSS-544) (FPGA-dm-hdlc-unknown)

ソリューション

コンポーネントを宣言する際、インスタンシエーション時に接続されない可能性のあるピンに初期値を割り当てます。この初期値は、合成では使用されません。ポートは有効な信号に接続されるか、またはまったく接続されないからです。コンポーネントのインスタンシエーション時に、open キーワードを使用して、ポートが接続されていないことを示します。
...
component STARTUP_VIRTEX port (
GSR:in STD_LOGIC;
GTS:in STD_LOGIC := '1'; -- initial values defined
CLK:in STD_LOGIC := '1');
end component;





<:hr>begin

mystart :STARTUP_VIRTEX port map (
GSR => RST,
GTS => open, --open keyword used to leave pin unconnected
CLK => open);
...


AR# 4407
日付 08/11/2003
ステータス アーカイブ
種類 一般