UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44133

13.2 : Virtex-6HXT GTH IBERT - RXRATE および TXRATE の値を変更しても、ライン レートが変更されない

説明

13.2 では、 Virtex-6 GTH IBERT コアの RXRATE および TXRATE の値を変更しても、ライン レートが変更されません。これは 13.2 Virtex-6 GTH IBERT コアの既知の問題です。

ソリューション


この問題は、Virtex-6 GTH IBERT コアで使用される初期化ブロックで RXRATE、TXRATE、および SAMPLERATE が上書きされるために発生します。つまり、実行中にユーザーがこれらのポートを上書きできないことを意味します。

この問題は、13.3 ISE ツールに含まれる Virtex-6 GTH IBERT コアで修正される予定です。この問題は、Virtex-6 GTH IBERT コアでのみ発生し、 Virtex-6 GTX IBERT コアでは発生しません。

この問題は、トランシーバーでテストする必要がある別のライン レートをターゲットにした IBERT デザインを個別に生成すると回避できます。たとえば、トランシーバーを 11.18G および 5.59G で実行する場合は、11.18G 向けの IBERT コアと 5.59G コア向けの IBEART コアを生成することで、異なる 2 つの BIT ファイルを持たせます。
AR# 44133
日付 01/02/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6 HXT
ツール
  • ChipScope Pro - 13.2
このページをブックマークに追加