UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44237

13.3 - BitGen - 7 シリーズ - DonePipe オプションをデフォルトでイネーブルに設定

説明

ISE 13.3 デザイン ツールから、7 シリーズ デザインに対して BitGen の DonePipe オプションがデフォルトでイネーブルに設定されるようになりました。このオプションは、DONE 信号にコンフィギュレーション ロジックで読み出される前にレジスタを追加します。DONE には強い内部プルアップも追加されています。これらの変更により、DONE の遷移がより安定したものとなり、以前のファミリで見られた立ち上がり時間が遅いという問題が発生しにくくなります。

ソリューション

この変更により、スタートアップ ステート マシンに 1 クロック サイクル追加されます。このため、プロセッサ インターフェイスをデバイスのコンフィギュレーションに使用し、定義済みのクロック数を使用する場合に、EOS (スタートアップの終了) 信号が解放される段階でコンフィギュレーションが完了しないという問題が発生する可能性があります。DonePipe の影響は、(ザイリンクス アンサー 42128) に説明されています。

7 シリーズでの BitGen 設定では、DriveDone も変更されています。これについては、(ザイリンクス アンサー 44103) に説明されています。

** DonePipe をディスエーブルにする場合は、DONE が 1 コンフィギュレーション クロック サイクル内に High に遷移することを確実にするため、330 オームのプルアップ抵抗を使用する必要があります。

AR# 44237
日付 04/09/2013
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Artix-7
  • Virtex-7
  • Virtex-7 HT
このページをブックマークに追加