UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44341

MIG 7 シリーズ v1.3 RLDRAM II - MAP パラメーターおよび UCF 制約が間違って生成されインプリメンテーション エラーが発生する

説明

MIG 7 シリーズ v1.3 でコンフィギュレーションによっては間違った MAP および UCF 制約が生成され、配線中にインプリメンテーション エラーが発生する場合があります。

ソリューション

手動でバンクが選択されていて、データ バイト グループのすべてが同じバンクに配置されているわけではないとき、x18 パーツに対してのみこの問題が発生します。シングル コントローラーデザイン、マルチ コントローラー デザインの両方で、データ幅が 36 の x18 コンポーネントにこの問題が発生します。すべてのデータ バイト グループが 1 つのバンクに配置されるので x36 パーツにはこの問題は発生しません。

次の 2 つのケースの場合、生成される MAP および UCF 制約が正しくなくなります。

ケース #1 :

デフォルトで MIG は常にデータおよびデータ書き込みクロックを同じバイト グループ (T0 および T1) に配置します。ユーザーが T1 および T2 というデータ バイト グループを選択すると、書き込みクロック (DK) は T0 または T3 バイト グループに割り当てられます。すると、MIG で 書き込みクロックに対し PHASER_OUT および OUT_FIFO 制約が生成されません。 

ケース #2 :

デフォルトで MIG はデータ マスク (DM) ピンを 1 つのデータ バイト グループにしか配置しません。データ マスク (DM) ピンがほかのピンが割り当てられていない別のバイト グループに移動させると、MIG でデータ マスクに対して PHASER_OUT および OUT_FIFO が生成されません。このためインプリメンテーション中にエラーが発生します。

この問題は、ISE 13.4 Design Suite の MIG v1.4 で修正されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 44341
日付 05/23/2014
ステータス アーカイブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加