UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44394

PlanAhead、7 シリーズ - SSN 解析のマージンについて

説明

PlanAhead ツールで 7 シリーズ FPGA をターゲットにし、SSN を実行する場合、システムのノイズ量は理想のマージンと比べてどのとうに解析されますか。

ソリューション

VDH (電圧駆動 High) - Vih 最小 (電圧入力 High) =  ロジック 1 の理想マージン。 

Vil (電圧入力 Low) - VDL (電圧駆動 Low) = the ロジック 0 の理想マージン。 

ハンマー 101010 パターンを共振周波数で使用すると、ラインの最端のノイズは、ロジック 1 およびロジック 0 に対して計測されます。

制限されるのはスイッチ可能な I/O の数ですが、それでもマージンは残ります。 

残りのマージンはロジック 1 の理想マージン、ロジック 1 のノイズ、およびロジック 0 の理想マージン、ロジック0 のノイズの最小値です。


 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
31905 同時スイッチ ノイズ - SSO/SSN に関する資料の入手先 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47225 SelectIO デザイン アシスタント - 伝送ラインの終端方法 N/A N/A
AR# 44394
日付 07/09/2018
ステータス アクティブ
種類 一般
ツール
このページをブックマークに追加