UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4443

FPGA Express 2.0 (Foundation 1.5) :LVTTL 以外の電圧標準を使用して出力セルのインスタンシエーションを行うと、FPGA Express が終了してしまう

説明

キーワード:Virtex, optimize, Voltage standard, I/O standard, AGP, CTT, GTL, GTL+, GTLP, HSTL_I, HSTL_III, HSTL_IV, LVCMOS2, PCI33_3, PCI33_5,PCI66_3, SSTL3_I, SSTL2_II, SSTL3_I, SSTL3_II, 最適化、電圧標準、I/O 標準

重要度 :標準

概要:

Virtex のデザインをする際 LVTTL 以外の電圧標準を使用して出力セルのインスタンシエーションを行うと、合成の最適化段階で、Foundation Express v2.1.2 に次のようなエラー メッセージが表示されます。

Foundation Express 1.5の場合は、最適化中にメッセージが表示されます。

Internal Error:Invalid value '' for attribute
'pmap_slew' on ...... (FE-INTERNAL-padmap-2).

ソリューション

この問題は Foundation Express 2.1.3 で修正されています。Foundation 1.5J もしくはそれ以降のバージョンにアップグレードしてください。
AR# 4443
作成日 08/31/2007
最終更新日 08/31/2001
ステータス アーカイブ
タイプ ??????