UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44529

MIG 7 シリーズ v1.3 DDR3 - 残っているアドレス/制御信号とは別のバイト グループに CKE および ODT が割り当てられると MAP パラメーターが間違っている (ERROR:Route:471)

説明

残っているアドレス/制御信号とは別のバイト グループに CKE および ODT が割り当てられると、MIG v1.3 DDR3 SDRAM デザインで間違った MAP パラメーターが生成され、インプリメンテーション中の配線エラーにつながります。この問題は MIG ツールでデバッグ オプションが有効になっている場合にのみ発生します。配線ツールが CKE/ODT バイト グループのスライスにデバッグ ロジックを配置しようとするためこの問題が発生します。インプリメンテーション ツールで次のようなエラー メッセージが表示されます。

"ERROR:Route:471 -
This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed below can not be routed:
Unrouteable Net:u_mig_7series_v1_3/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_encalib<1>
Unrouteable Net:u_mig_7series_v1_3/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_encalib<0>
Unrouteable Net:u_mig_7series_v1_3/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/ddr_byte_lane_B.ddr_byte_lane_B/po_rd_enable
Unrouteable Net:u_mig_7series_v1_3/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phaser_ctl_bus<1>"

ソリューション

この問題を回避するには、CKE と ODT が割り当てられているバイト レーンの BYTE_LANES_Bx パラメーターを 1 から 0 に変更する必要があります。

たとえば、バンク #34 がデータ バイト グループが、バンク #33 はアドレスが割り当てられているとします (T0、T1 はアドレスおよび制御信号に割り当てられ、T2 には CKE と ODT のみが割り当てられます)。この場合、MIG で BYTE_LANES_B1 パラメーターの値に 4'b1110 が生成されます。このパタメーター値を 4'b1100 に変更する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 44529
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加