UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44540

MIG 7 シリーズ v1.3 DDR3 - ハードウェアでデバッグ機能をオンにした状態たどサンプル デザインのトラフィックが生成されない

説明

ハードウェアでデバッグ機能をオンにした状態 (DEBUG_PORT=="ON") だと、MIG 7 シリーズ v1.3 DDR3 のサンプル デザインのトラフィックが生成されません。

ソリューション

これは、デバッグ機能がオンになっている場合にのみ発生するデザインの既知の問題です。この問題を回避するには、まず example_top.v モジュールにある次のコードを検索します。

generate
if (DEBUG_PORT=="ON") begin: CHIPSCOPE_INST

assign ddr3_cs0_clk = clk;
assign ddr3_cs4_clk = clk;
assign vio_modify_enable = ddr3_vio3_sync_out[36];
assign vio_data_mode_value = ddr3_vio3_sync_out[40:37];
assign vio_addr_mode_value = ddr3_vio3_sync_out[43:41];
assign vio_instr_mode_value = ddr3_vio3_sync_out[47:44];
assign vio_bl_mode_value = ddr3_vio3_sync_out[49:48];
assign vio_fixed_bl_value = ddr3_vio3_sync_out[57:50];
assign vio_data_mask_gen = ddr3_vio3_sync_out[58];
assign vio_pause_traffic = ddr3_vio3_sync_out[59];
assign vio_fixed_instr_value = ddr3_vio3_sync_out[62:60];
assign dbg_clear_error = ddr3_vio3_sync_out[63];
assign ddr3_vio1_async_in[200] = tg_compare_error;

これらの値が定義されていないためトラフィックが生成されません。トラフィックを生成するには、次のポートをハード コードにします。
.vio_pause_traffic (1'b0),
.vio_bl_mode_value (2'b10),
.vio_fixed_bl_mode (8'd64),
.vio_fixed_instr_value (3'b001),
.vio_data_mask_gen (1'b01),

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 44540
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加