UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44625

7 シリーズ Integrated Block for PCI Express - VHDL シミュレーションで「Failure: Rx Simulation Timeout」というエラー メッセージが表示される

説明


問題のあったバージョン : v1.2
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー) を参照してください。

メモ [バージョン] 列は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

VHDL シミュレーションを実行すると、「Failure: RX Simulation Timeout」というエラー メッセージが表示されて終了します。ログは次のとおりです。

[ 127223.207 ns ] : PROC_PARSE_FRAME on Receive
Testing PIO Mem32 Space BAR 0
[ 145719.316 ns ] : PROC_PARSE_FRAME on Transmit
[ 145767.316 ns ] : PROC_PARSE_FRAME on Transmit
[ 148119.22 ns ] : PROC_PARSE_FRAME on Receive
[ 148167.23 ns ] : Test PASSED. Completion Data = 0x04030201
Failure: RX Simulation Timeout.
Time: 543655270 ps Iteration: 9 Process: /board/rp/rx_usrapp/line__1048 File: ../dsport/pci_exp_usrapp_rx.vhd
Break in Process line__1048 at ../dsport/pci_exp_usrapp_rx.vhd line 1062

ソリューション


この問題を修正するには、生成されたコアの simulation/dsport/ ディレクトリにある xilinx_pcie_2_1_rport_7x.vhd という名前のファイルを次のように変更してください。

変更前 :
cfg_rd_wr_done <= not cfg_rd_wr_done_n
変更後 :
cfg_rd_wr_done_n <= not cfg_rd_wr_done


改訂履歴
2011/12/06 - アンサー 40469 に修正バージョン情報を追加
2011/10/27 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 44625
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
このページをブックマークに追加