AR# 44635

7 シリーズ - FPGA でスタートアップ シーケンスを完了させるための EMCCLK に関する注意事項

説明

コンフィギュレーションの最後で FPGA がコンフィギュレーション モードからユーザー モードに移行するとき、すべての多目的 I/O は、 スタートアップ シーケンス中に、デフォルト (パワーオン設定) の IOSTANDARD からユーザー定義の IOSTANDARD に変わります。 

FPGA がコンフィギュレーション モードからユーザー モードに変わるとき、多目的 I/O バンク 14 の電圧がユーザー デザインで未定義になっていると、スタートアップ シーケンスの最中に EMCCLK は実質的にオフになり、スタートアップシーケンスは GTS で停止します。

この問題の回避策を教えてください。

ソリューション

EMCCLK は、コンフィギュレーションに使用される多目的ピンの多いバンク 14 に含まれています。バンク 14 の電圧は、EMCCLK の使用をサポートするため定義しておく必要があります。

EMCCLK ピンは、次の write_bitstream プロパティでイネーブルになります。

BITSTREAM.CONFIG.EXTMASTERCCLK_EN | Div-1, Div-2, Div-4, Div-8.

このプロパティを設定すると、コンフィギュレーション クロック ソースを内部オシレーターから EMCCLK に切り替えるビットストリームにコマンドが挿入されます。


EMCCLK 入力パスが、コンフィギュレーション クロック ソースとしてスタートアップ シーケンスの間イネーブルになったままにするには、次のインプリケーションを少なくとも 1 つ使用する必要があります。

  1. EMCCLK がデザインで使用されていない場合は、同じバンク (バンク 14) で別の I/O を使用し、その IOSTANDARD を定義しておく必要があります。定義した電圧は EMCCLK に適用されます。
  2. EMCCLK がデザインで使用されている場合は、その IOSTANDARD を定義しておく必要があります。
  3. どちらの条件も満たされていない場合は、CONFIG_VOLTAGE が定義されているかどうかが (CONFIG_VOLTAGE 1.5、1.8、2.5、3.3)、Vivado でチェックされます。定義されていれば、他の要件はありません。


アンサー レコード リファレンス

関連アンサー レコード

AR# 44635
日付 03/30/2016
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール