UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44663

13.3、Virtex-6、GTX IBERT - [Generate Bitstream] オプションをオンにしないとコアを生成できない

説明


Virtex-6 FPGA GTX IBERT コアを使用したデザインを ISE 13.3 で生成するとき、[Generate Bitstream] オプションをオンにしないでおくと、コアを生成することができず、次のようなエラー メッセージが表示されます。

"ERROR:coreutil - ERROR:sim:159 - An internal error has occurred. Closing IBERT Virtex6 GTX (ChipScope Pro - IBERT) GUI
ERROR:sim - Customizer could not get SIM parameters from IP model at exit
An Error occurred during Customization"

ソリューション


これは Virtex-6 FPGA GTX IBERT コアを使用したときの ISE 13.3 での既知の問題で 13.4 で修正される予定です。

この問題の回避策は次のとおりです。
  1. [Generate Bitstream] をオンにしたままにします。
  2. コアを生成し、インプリメンテーションを完了させます。
  3. コアの出力ファイルに変更を入れる必要がある場合は、ビット ファイルの生成が完了してから変更し、変更を入れ終えたらデザインを再インプリメントします。
AR# 44663
日付 10/27/2011
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
ツール
  • ChipScope Pro - 13.3
このページをブックマークに追加