AR# 44665

AXI Bridge for PCI Express - AXI メモリ マップ スペースを超過した場合 DRC が出力されない

説明

問題の発生したバージョン : 1.00.a
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 44969) を参照

ベース アドレス レジスタ (BAR) が AXI メモリ空間をオーバーランすると、AXI Bridge for PCI Express コアではデザイン ルール チェック (DRC) が行われません。 

たとえば、次の状況で DRC エラーは出力されるはずです。


(符号なしの演算だと仮定します。)
C_PCIEBAR2AXIBAR_# + 2^ C_PCIBAR_LEN_# > 0xFFFF_FFFF

注記 : 「問題の発生したバージョン」には、問題が最初に発生したバージョンがリストされます。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

ソリューション

上記の条件が満たされた場合、メモリ書き込みは AXI ロケーションには書き込まれず、メモリがマップされている空間の別の有効なエリアに書き込まれる可能性があります。

メモリ読み出しは、サポートされていないリクエストでの完了 TLP、またはメモリがマップされている空間の別の有効なエリアからのデータでの完了 TLP になります。


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 44665
日付 10/16/2014
ステータス アクティブ
種類 既知の問題
IP