1. MHS ファイルのポート セクションに次を追加します。 PORT fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 = fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13, DIR = O
2. MHS ファイルの最後に次のコアを追加します。
BEGIN util_reduced_logic PARAMETER INSTANCE = AND_Gate PARAMETER C_OPERATION = and PARAMETER C_SIZE = 2 PARAMETER HW_VER = 1.00.a PORT Op1 = 0b0 & 0b0 PORT Res = fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 END
3. UCF ファイルに次を追加します。
Net fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 LOC=J15 |IOSTANDARD = SSTL15;