UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44854

MIG 7 シリーズ v1.3 DDR3 - コンフィギュレーションによってシミュレーションでキャリブレーションができないものがある

説明

コンフィギュレーションによっては、シミュレーション中に MIG 7 シリーズ v1.3 DDR3 SDRAM デザインがキャリブレーションで停止してしまうことがあります。すべてのケースで PHY とコントローラー クロックの比率が 1 (nCK_PER_CLK = 2) になっていて、また PHY とコントローラー クロックの比率が 4 (nCK_PER_CLK = 4) でこの問題が発生するケースもあります。これらの問題はハードウェア シミュレーションに影響を与える可能性があり、RTL パラメーターに問題が発生してしまいます。

ソリューション


この問題を修正するには、<component name>/user_design/rtl/phy フォルダーにある ddr_mc_phy_wrapper モジュールで PHY_DISABLE_SEQ_MATCH パラメーターを FALSE から TRUE に変更してください。

この問題は、13.4 リリースの MIG v1.4 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 44854
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加