UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44858

LogiCORE IP XAUI v10.1 - ISE Design Suite 13.2 および 13.3 で 7 シリーズのデバイスのブロック ラッパーで GTn_RXCDRRESET と GTn_RXBUFRESET のポート接続変更

説明

ISE Design Suite 13.2 および 13.3 で 7 シリーズ デバイスに LogiCORE IP XAUI v10.1 を使用している場合、ブロック ラッパーの GT_wrapper インスタンシエーションの GTn_RXCDRRESET と GTn_RXBUFRESET のポート接続を変更する必要があります。

ソリューション

*_block.vhd で次の変更を追加します。

  1. GTn_RXBUFRESET_IN => '0';
    をGTn_RXBUFRESET_IN => mgt_rxcdr_reset(n); に置き換えます。
  2. .GTn_RXCDRRESET_IN => mgt_rxcdr_reset(n);
    を .GTn_RXCDRRESET_IN => '0'; に置き換えます。

*_block.v に次の変更を追加します。

  1. .GTn_RXBUFRESET_IN (1'b0),
    を .GTn_RXBUFRESET_IN (mgt_rxcdr_reset[n]), に置き換えます。
  2. .GTn_RXCDRRESET_IN (mgt_rxcdr_reset[n]),
    を .GTn_RXCDRRESET_IN (1'b0), に置き換えます。
AR# 44858
日付 05/26/2014
ステータス アーカイブ
種類 既知の問題
IP
  • XAUI
このページをブックマークに追加