UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44942

Virtex-7、Kintex-7、Artix-7 FPGA コンフィギュレーション - BUSY ピンの削除

説明

Virtex-7 FPGA、Kintex-7 FPGA、および Artix-7 FPGA では、SelectMap インターフェイスの BUSY ピンが削除されています。また Internal Configuration Access Port (ICAPE2) コンポーネントにも BUSY ピンは含まれなくなっています。

ソリューション

BUSY ピンは、前の Virtex ファミリのリードバック中にしか使用されないために削除されました。7 シリーズからは、リードバック データがコンフィギュレーション インターフェイス ピン (または CS) がリードバック中にアサートされた後、確定的に 3 クロック サイクル有効になります。
AR# 44942
日付 02/15/2013
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7 HT
  • Virtex-7
このページをブックマークに追加