UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45097

13.2、13.3 Kintex-7 GTX IBERT - 異なるクロック ソースが使用されていると複数の基準クロックのあるデザインにエラーが発生する

説明


13.3 およびそれ以前のバージョンで生成された Kintex-7 GTX IBERT コアの場合、1 区画にある番号の一番小さい Kintex-7 GTX の基準クロックが同じ区画にあるほかの GT のユーザー クロックの生成に使用されます。

たとえば、GTX_QUAD のチャネル 0 およびチャネル 3 がそれぞれのチャネルを駆動する 2 つの異なる基準クロックで選択されている場合、IBERT コアでは両方の GTX チャネルのユーザー クロックを生成するのに MGTREFCLK0 が使用されます。
このため GTX_QUAD のチャネル 3 が正しく機能しなくなることがあります。

ソリューション


各トランシーバーのユーザー クロック生成は、使用されている基準クロックごとに個別に行われる必要があります。この問題が原因で、間違った TXUSRCLK が生成され、リンク エラーが発生する可能性があります。

この問題は 13.3 およびそれ以前のバージョンで生成された Kintex-7 GTX IBERT デザインにのみ影響します。この問題は 13.4 で修正される予定です。

現時点での回避策として、1 区画にある 4 つの GT すべてに同じ基準クロックを使用し、区画の 4 チャネルすべてに対し正しい TXUSRCLK が生成されるようにしてください。これが可能でない場合は、適切な基準クロックでトランシーバーをテストできるよう、2 つの IBERT デザインを生成する必要があります。1 つのデザインで、区画にある 4 つのトランシーバーすべてに対し 1 番目の基準クロックを使用し、2 つ目のデザインで 2 番目の基準クロックを使用します。
AR# 45097
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
ツール
  • ChipScope Pro - 13.3
  • ChipScope Pro - 13.2
このページをブックマークに追加