UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45234

AXI Bridge for PCI Express - リクエストされたアドレスが 4GB 未満の場合 64 ビットの TLP が生成される

説明


問題のあったバージョン : 1.00.a
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 44969) を参照してください。

アドレスが 4GB 未満の場合、AXI EP Bridge for PCI Express で 64 ビットの TLP が生成されます。これは、PCI Express 仕様、セクション 2.2.4.1 に違反しています。リクエストされたアドレスが 4GB 未満の場合、TLP は 32 ビットになります。

メモ : [バージョン] 列は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

ソリューション


これは AXI Bridge for PCI Express の既知の問題です。

この問題を回避するには、C_AXIBAR2PCIEBAR_#U レジスターから設定されているビットの中から最低 1 つを選択して、4GB 以上の範囲を必ず指定するようにします。

改訂履歴

2011/12/1 - 初版
AR# 45234
日付 12/02/2011
ステータス アクティブ
種類 一般
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加