説明

問題の発生したバージョン: 1.00.a

修正バージョンおよびその他の既知の問題: (Xilinx Answer 44969)

AXI EP Bridge for PCI Express では、アドレスが 4 GB のしきい値を下回ると、64 ビットの TLP が生成されます。 

これは、PCI Express 仕様、セクション 2.2.4.1 に違反しています。リクエストされたアドレスが 4 GB 未満の場合、TLP は 32 ビットになります。

注記: [問題の発生したバージョン] 列は、問題が最初に発生したバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

ソリューション

これは AXI Bridge for PCI Express の既知の問題です。

この問題を回避するには、C_AXIBAR2PCIEBAR_#U レジスタから設定されているビットの中から最低 1 つを選択して、4GB 以上の範囲を必ず指定するようにします。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード