AR# 45335

Virtex-6 FPGA GTH トランシーバー - PRBS_ERR_CNT_LANE および PRBS_TIMER_LANE レジスタの使用

説明

このアンサーでは、Virtex-6 FPGA の GTH トランシーバーの PRBS_ERR_CNT_LANE および PRBS_TIMER_LANE レジスタについて説明します。

ソリューション


Virtex-6 FPGA GTH トランシーバーの PRBS_ERR_CNT(0/1)_LANE<n> および PRBS_TIMER_(0/1/2)_LANE<n> レジスタには PRBS エラー カウントや時間などの RX パターン チェッカー情報が含まれています。Virtex-6 FPGA GTH トランシーバー ユーザー ガイド (UG371) の表 4-12 に詳細が記載されています。

クロック ドメイン

PRBS_TIMER_LANE レジスタは RX の内部パラレル クロックからクロック供給を得て動作します。たとえば、ライン レートが 10.0 Gbps で、内部幅が 16 ビット ロー モードの場合、PRBS_TIMER_LANE は 10Gbps/16 = 625 MHz のクロックで動作します。

レジスタの消去

PRBS_ERR_CNT_LANE には「clear-on-read」オプションがあり、これは PCS_MISC_CFG0_LANE<n> のビット 8 によってイネーブルになります。このビットが 1 に設定されていると、エラー カウンターが読み出しのときにリセットされ、また、PRBS_TIMER_LANE レジスタもリセットされます。PRBS_ERR_CNT_LANE を読み出さずに PRBS_TIMER_LANE レジスタのみが最初に読み出される場合、読み出しモード ビットが 1 に設定されていてもセルフ消去でエラー カウンターおよびタイマーは消去されません。

レジスタ読み出しの順序

これらのレジスタから読み出す場合、次の順序になる必要があります。

48 ビットをすべて読み出すには、PRBS_TIMER_0_LANE、PRBS_TIMER_1_LANE、PRBS_TIMER_2_LANE の順序に読み出します。

エラー カウンターの場合も同様に、32 ビットをすべて読み出すには、PRBS_TIMER_LANE をまず読み出し、次に PRBS_ERR_CNT_1_LANE を読み出します。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38596 Virtex-6 FPGA GTH トランシーバー - 既知の問題およびアンサーのリスト N/A N/A
AR# 45335
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス