AR# 45405

LogiCORE IP XAUI v10.2 - 7 シリーズ GTX IES デバイスにコアをインプリメントするために必要な変更

説明


7 シリーズの初期エンジニアリング サンプル (IES) デバイスに LogiCORE IP XAUI v10.2 を正しくインプリメントするには、いくつかの変更が必要です。これらの変更は、GES GTX デバイスまたは IES GTH デバイスの使用に適用されるものではありません。

ハードウェアでテストする前に、次に示す変更をすべて適用してください。

ソリューション

  1. 7 Series FPGA Transceiver Wizard v1.5 rev 1 を起動します。
    • 名前を「GT_WRAPPER」、シリコン バージョンを「Initial ES」、プロトコルを「XAUI」に設定します。
    • TX バッファーを有効にして 2 ページ目で TXPLLREFCLK を選択します。
    • また、TXPOSTCURSOR/TXPRECURSOR (3 ページ目) および TXPOWERDOWN/RXPOWERDOWN も有効にします。
  2. gt_wrapper.v[hd]、gt_wrapper_gt.v[hd] および qpll_cal.v[h] を XAUI サンプル デザイン ディレクトリにコピーします。
  3. /implement ディクレトリにある xst.prj と /simulation/functional ディレクトリにある該当するシミュレーション ファイルに qpll_cal.v[hd] を追加します。
  4. gt_wrapper_gt.v[hd] で GTXE2_CHANNEL の RXOUTCLKSEL 属性を 000 に変更します。
  5. GT ラッパー インスタンシエーションに GT[0/1/2/3]_TXPRECURSORINV_IN ポートを追加して、ロジック 0 にします。
  6. GT ラッパーに GT_COMMON DR ポートをすべて追加し、入力をロジック 0 にし、出力はオープンにしておきます。
  7. TX Phase Alignment ロジックを XAUI Block ラッパーからすべて削除します。
    • GT_WRAPPER および関連ロジックから TXPHASE Alignment ポートをすべて削除します。
    • 割り当て :
      mgt_tx_ready <= &mgt_txresetdone; (Verilog)
      mgt_tx_ready <= '1' when mgt_txresetdone = "1111" else '0'; (VHDL)
    • 割り当て :
      mgt_tx_fault <= ~mgt_txresetdone; (Verilog)
      mgt_tx_fault <= not mgt_txresetdone; (VHDL)
  8. 必要に応じて、「トランシーバー ソフトウェアの使用モデルの変更」 (ザイリンクス アンサー 43339) に記載されているソリューションを適用します。
  9. Kintex-7 および Virtex-7 GTX トランシーバーのデザイン アドバイザリ (ザイリンクス アンサー 43244) をチェックします。
  10. 「7 シリーズ IES デバイスでデータ転送中に sync_status がディアサートされる」(ザイリンクス アンサー 45497) に記載されている XAUI の既知の問題のソリューションを適用します。
  11. (ザイリンクス アンサー 46483) - XAUI v10.2 および RXAUI v2.2 - 7 シリーズ デバイスでは、リンク パートナーの伝送再開後にコアを再び同期できない


注記 :
1) GTX TX BUFFER が有効の場合、サンプル デザインのシミュレーションは機能しません。このため、デモ TB によってデスキューされないスキューがもたらされます。シミュレーションを実行するには、rx から tx へのループバックを使用するか、または XAUI レシーバーによって必要なデスキューが実行されるので、シリアル インターフェイスを別の XAUI コアに接続することができます。
2) 上記の変更のハードウェア検証は現在保留中です。

AR# 45405
日付 06/07/2012
ステータス アクティブ
種類 既知の問題
IP