UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45485

CORE Generator - 「ERROR:sim - Unknown language preference 'None'」というエラー メッセージが表示される

説明

IP コア生成で次のようなエラー メッセージが表示されます。

"ERROR:sim - Unknown language preference 'None'."

ソリューション

プロジェクトのオプションで VHDL も Verilog も選択されていない場合にこのエラーが発生します。これは、CORE Generator の外でユーザーが XCO ファイルを編集した場合にのみ発生します。

VHDL または Verilog が選択されていないケースというのは非常に稀なので、XCO ファイルが編集されたことにより発生しているものと思われます。

コアを生成する前に vhdlsim または verilogsim プロパティが「true」に設定されていることを確認してください。
AR# 45485
日付 05/26/2014
ステータス アーカイブ
種類 既知の問題
ツール
  • ISE Design Suite - 13.3
このページをブックマークに追加