UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45497

LogiCORE IP XAUI v10.1/v10.2 - Kintex-7 および Virtex-7 IES または GES デバイスでデータ転送中に sync_status がディアサートされる

説明

Kintex-7 または Virtex-7 IES (Inital Engineering Sample) または GES (General Engineering Sample) デバイスでデータ転送中に sync_status がディアサートされます。rxnotintable または rxdisperr がアサートされていないようです。

ソリューション

この問題を回避するには、*_block.vhd (v) ファイルで次のように変更してください。

Verilog の場合

変更前 :
mgt_rxlock_r1 <= mgt_rxlock and (not mgt_rxelecidle_i) ;
To:
mgt_rxlock_r1 <= {4{mgt_plllocked}};

VHDL の場合

変更前 :
mgt_rxlock_r1 <= mgt_rxlock and (not mgt_rxelecidle_i) ;
変更後 :
mgt_rxlock_r1 <= (mgt_plllocked & mgt_plllocked & mgt_plllocked & mgt_plllocked);

改訂履歴
2012/03/06 - 誤字修正
2012/02/27 - GES (General Engineering Sample) デバイスの情報を含めるためにアップデート
2012/01/26 - Virtex-7 IES デバイスおよび XAUI v10.2 の情報を含めるため更新
2011/12/17 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 45497
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
IP
  • XAUI
このページをブックマークに追加