AR# 45588

MIG 7 シリーズ DDR3/DDR2 - CKE および ODT の配置でピン選択の検証ができない

説明


MIG 7 シリーズ v1.4 より、『7 Series FPGAs Memory Interface Solutions User Guide』 (UG586)
に記載されているように、MIG ツールは ODT および CKE の配置要件に準じるようになりました。
  • ほかのアドレス/制御ピンと同じように CKE および ODT はアドレス/制御バイト レーンに配置する必要があります。データ バイト レーンには配置できません。
  • 次の条件をすべて満たしていても、CKE および ODT (またはほかのアドレス/制御ピン) は T0、T1、T2、または T3 のバイト グループの 1 つに属さないバンクのピン 2 つに配置することができます。これは、HP バンクの VRN/VRP ピン ロケーション、および完全にボンデイングされている HR バンクのトップまたはボトムのピンを含みます。
    • ピンはほかのファンクション用に使用されていません。たとえば、HP バンクの VRN/VRP ピンは、DCI カスケードまたは外部終端がインプリメントされているので DCI 参照として使用されていません。
    • 近接するバイト グループ (T0 または T3) がアドレス/制御バイト グループとして使用されています。
    • 近接する T0 または T3 バイト グループ にあるピンの 1 つが未使用であるか、CK メモリ クロック出力であるか、または外部 VREF に接続されています。

既存の 7 シリーズ MIG DDR3 または DDR2 デザインはすべて CKE および ODT 信号の新しい MIG ピン配置ルールに基づいて評価する必要があります。以前、この 2 つの信号の配置制限は僅かなものでした。しかし、最近実行された解析によれば 13.3 およびそれ以前のバージョンの MIG で使用されている CKE および ODT のインプリメンテーションにタイミングの問題がある可能性があります (セットアップおよびホールド違反)。タイミングの問題をなくすには、CKE および ODT がほかのアドレス/制御信号と同じように処理される新しいインプリメンテーションが必要です。13.3 およびそれ以前のバージョンの MIG で使用することができた CKE および ODT ピン割り当ての中には、この新しいインプリメンテーションでは使用できないものがあります。

古いバージョンの MIG で生成された DDR3/DDR2 インターフェイス コンフィギュレーションの多くは、デフォルトのピン配置であればこの新しいピン配置ルールに既に準拠していました。しかし、MIG では新しいルールに対してチェックが行われておらず、ルール違反が発生しているケースもあった可能性があるので、既存デザインすべてを検証することが重要です。
新しいルールに違反している既存デザインにはボード スピンが必要です。

ソリューション


必要な作業 :

ISE 13.4 でリリースされている MIG には CKE および ODT の新しいルールおよび RTL コードが含まれる予定です。新しいピン配置ルールに準拠するよう、またタイミングの問題を取り除く新しい RTL コードを取得するため、既存 MIG デザインはすべて 13.4 にアップグレードする必要があります。タイミングの問題は 13.3 およびそれ以前のバージョンの MIG の ODT/CKE インプリメンテーションに関連しています。このため、新しい CKE/ODT ツールに違反しているか準拠しているかにかかわらず、アップデートされた RTL コードが必要です。また、新しいデザインはすべて 13.4 またはそれ以降のバージョンでインプリメントする必要があります。ISE Design Suite 13.4 は 2012 年 1 月 18 日にリリースされる予定です。

新しいルールに関する質問や、既存のピン配置のルール準拠を確認する際のお問い合わせは、ウェブケース を開いて、UCF ファイルおよび mig.prj を添付してください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45633 7 シリーズ MIG DDR3/DDR2 アドバイザリ - CKE および ODT のピン配置規則をアップデート : 既存 UCF を検証する必要がある N/A N/A
AR# 45588
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP