AR# 45597

 

詳細については、『Virtex-5 FPGA のエンベデッド プロセッサ ブロック リファレンス ガイド』 (UG200) の「アドレス マッピング」を参照してください。

EDK ではアドレス マッピングが認識され、TMPLx_XBAR_MAP レジスタが自動的に設定されるので、手動で設定する必要はありません。