UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45619

13.3-FIR Compiler 6.3 - 間引きフィルターよりも補間フィルターのほうが、DSP48A リソース使用率と最大ビット幅が大きくなる

説明

FIR フィルターのコンフィギュレーションが同じなのに、補間 FIR が間引き FIR よりも多くのリソースを消費するにはなぜですか。(データ幅、係数サイズ、レートの変更など).

ソリューション

多相補間フィルターでは、係数の対称的な構造を利用し、また複数相をまとめるため、追加で DSP スライスが 1 つ必要になります。

リソース使用率は、係数構造をはじめ、多くの要素の影響を受けます。

問題を回避するには、GUI の 3 ページ目で、係数構造に [inferred] ではなく [Non Symmetric] を選択します。

AR# 45619
日付 09/09/2014
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
ツール
  • ISE Design Suite - 13.3
IP
  • FIR Compiler
このページをブックマークに追加