UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45623

13.4 EDK、axi_plbv46_bridge - データ書き込み中にネットリスト シミュレーションが停止する

説明

axi_plbv46_bridge を使用してネットリスト ベースのシミュレーションを実行していると、データ書き込み中にコアが停止します。

これは既知の問題ですか。修正方法を教えてください。

ソリューション

これは既知の問題です。wr_data_sm_full_word.vhd の行 439 で、fsm 円コーディング形式を「one-hot」から「sequential」に変更すると、この問題を回避することができます。

attribute fsm_encoding of wr_data_pr_state: signal is "one-hot"; # default code.
attribute fsm_encoding of wr_data_pr_state: signal is "sequential"; # modified code.

今のところこの問題は EDK 14.1 で修正される予定です。
AR# 45623
日付 01/03/2012
ステータス アクティブ
種類 既知の問題
ツール
  • EDK - 13.4
IP
  • AXI to PLBv46 bridge
このページをブックマークに追加