説明

MIG 7 Series v1.4 より、DDR2/DDR3 デザインに OCLK_DELAY キャリブレーション ステージが追加されています。 

この新しいステージは、キャリブレーションの読み出しレべリング ステージの前に実行され、書き込みのタイミングを改善するため、バイトごとに書き込み DQ ウィンドウで書き込み DQS を中央に揃えます。

注記 : このキャリブレーション ステージを含めるため既存の 7 シリーズ DDR3 デザインを MIG 7 シリーズ v1.4 にアップグレードすることを推奨します。

ソリューション

OCLK_DELAY キャリブレーションでは正しい読み出しが必要です。

このキャリブレーションはキャリブレーションの読み出しレベリング ステージの前に発生するので、MPR (Multi Purpose Register) 読み出しレベリング ステージが OCLK_DELAY キャリブレーション開始前に正しい読み出しのため実行されます。 

OCLK_DELAY キャリブレーション中、アルゴリズムは次を実行します。

1. DQ エッジが検出されるか、またはタップ値が 0 になるまで、OCLK_DELAY タップを 30 からデクリメントします。 
2. OCLK_DELAY タップを 30 にインクリメントし、タップ値が 30 を超えた後インクリメントのたびに DQ エッジ検出を実行します。 
3. 検出された 2 つのエッジの中央に DQS を配置します。
4. その後のステージすべてにパターン キャリブレーションを実行し、読み出しおよび書き込みが早すぎるか、ちょうどか、遅すぎるかを区別します。
    

OCLK_DELAY キャリブレーション ステージが追加されていない場合、書き込み中に DQS と DQ の間の位相がスペック外となり、キャリブレーションにエラーが発生する可能性があります。 

新しい OCLK_DELAY キャリブレーション ステージに加え、MIG 7 Series v1.4 リリースから、ハードウェアで作業する場合に OCLK_DELAY のアップデートが必要です。 

MIG 7 Series v1.4 にアップグレードし、(ザイリンクス アンサー 45653) からパッチをインストールすることをお勧めします。

OCLK_DELAY キャリブレーションは 14.1 で QDRII+ および RLDRAMII デザインにも追加される予定です。 

詳細は、(ザイリンクス アンサー 45447) を参照してください。