MIG 7 Series v1.4 より、DDR2/DDR3 デザインに OCLK_DELAY キャリブレーション ステージが追加されています。
この新しいステージは、キャリブレーションの読み出しレべリング ステージの前に実行され、書き込みのタイミングを改善するため、バイトごとに書き込み DQ ウィンドウで書き込み DQS を中央に揃えます。
注記 : このキャリブレーション ステージを含めるため既存の 7 シリーズ DDR3 デザインを MIG 7 シリーズ v1.4 にアップグレードすることを推奨します。
OCLK_DELAY キャリブレーションでは正しい読み出しが必要です。
このキャリブレーションはキャリブレーションの読み出しレベリング ステージの前に発生するので、MPR (Multi Purpose Register) 読み出しレベリング ステージが OCLK_DELAY キャリブレーション開始前に正しい読み出しのため実行されます。
OCLK_DELAY キャリブレーション中、アルゴリズムは次を実行します。
OCLK_DELAY キャリブレーション ステージが追加されていない場合、書き込み中に DQS と DQ の間の位相がスペック外となり、キャリブレーションにエラーが発生する可能性があります。
新しい OCLK_DELAY キャリブレーション ステージに加え、MIG 7 Series v1.4 リリースから、ハードウェアで作業する場合に OCLK_DELAY のアップデートが必要です。
MIG 7 Series v1.4 にアップグレードし、(ザイリンクス アンサー 45653) からパッチをインストールすることをお勧めします。
OCLK_DELAY キャリブレーションは 14.1 で QDRII+ および RLDRAMII デザインにも追加される予定です。
詳細は、(ザイリンクス アンサー 45447) を参照してください。
AR# 45647 | |
---|---|
日付 | 08/21/2014 |
ステータス | アクティブ |
種類 | 一般 |
デバイス | |
IP |