We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45666

MIG 7 Series v1.4 DDR3 - マルチコントローラー デザインで配線できないデザインが生成される


MIG v1.3-v1.4 では、マルチコントローラーデザインの場合。バンクを選択している間に、同じパンクで異なる CC_P/N ピンに複数のシステム クロック ピンを割り当てることができます。

いずれかのメモリ コントローラーに対し、この同じバンクに複数バイト グループが割り当てられている場合、配線できない状況が発生します。


CMT のバックボーン配線の数が限られているので、このコンフィギュレーションは完全には配線されません。 

CMT バックボーンには 4 つの配線がありますが (UG472 図1-2)、このコンフィギュレーションには次の 5 つの信号が必要です。

  • c0_sys_clk_p/n
  • c0_freq_refclk
  • c0_mem_refclk
  • c0_sync_pulse
  • c1_sys_clk_p/n

インプリメンテーション中に次の警告メッセージが表示され、PAR を完了することができません。

WARNING:Route:436 - The router has detected an unroutable situation for one ormore connections. The router will finish the rest of the
design and leave them as unrouted. The cause of this behavior is either an issue with the placement or unroutable placement constraints.
To allow you to use FPGA editor to isolate the problems, the following is a list of (up to 10) such unroutable connections:

この問題を回避するには、別のバンクで CC_P/N ペアにシステム クロック ピンの 1 つを割り当てる必要があります。

これは不正なコンフィギュレーションで MIG で使用できるべきものではありません。MIG v1.6 で修正される予定です。
AR# 45666
日付 08/19/2014
ステータス アクティブ
種類 既知の問題