AR# 45668

ISE Simulator - ISE Project Navigator で合成後シミュレーションを実行する方法

説明

ISE Project Navigator で合成後シミュレーションを実行するにはどうすればよいでしょうか。

ソリューション


Project Navigator で使用できるシミュレーションにはいつくかの種類があります。シミュレーションの種類は [Simulation] をクリックして、ドロップダウン メニューから種類を選択します。選択肢は次のようになっています。
  • Behavioral
  • Post - Translate
  • Post - MAP
  • Post - Place and Route (Timing)

合成後シミュレーションを実行する必要がある場合、GUI からは実行することはできません。

シミュレーションを実行するには次の手順にしたがってください。
  1. ISE Project Navigator でプロジェクトを作成し、テストベンチを含む必要なモジュールをすべて追加します。
  2. 合成後シミュレーションを実行する必要のあるモジュール (DUT) をトップ モジュールに設定します。
  3. 合成を実行します。
  4. デザインが合成されたら、[Synthesize → XST] を展開して、[Generate Post-Synthesis Simulation Model] をダブルクリックします。これで、シミュレーション ネットリストを作成するための NetGen が実行します。出力ファイルはプロジェクト ディレクトリの ./netgen/synthesis フォルダーに保存されます。生成されたファイル名は <top_module_name>_synthesis.vhd/v です。このファイルは、合成されたモジュールのソース ファイルにより、VHDL または Verilog になります。または、[Generate Post-Synthesis Simulation Model] を右クリックし、[Simulation Model Target (VHDL/Verilog)] の値を必要な値に変更します。
  5. project ディレクトリで新しいファイル (.prj) を作成します。次の 2 つのエントリを追加します。
    vhdl/verilog work (またはライブラリ名)"netgen\synthesis\<top_module_name>_synthesis.vhd/v"
    vhdl/verilog work (またはライブラリ名) "testbench.vhd/v"

  6. ISE Design Suite のコマンド プロンプトを開き、使用するシミュレーション言語によって異なりますが、次のコマンドを実行します。
    • Verilog : fuse -intstyle ise -incremental -lib unisims_ver -lib unimacro_ver -lib xilinxcorelib_ver -lib secureip -o x_synthesis.exe -prj new.prj work.<testbench>work.glbl
    • VHDL : fuse -intstyle ise -incremental -lib unisim -lib unimacro -lib xilinxcorelib -lib secureip -o x_synthesis.exe -prj new.prj work.<testbench>


  7. ISIM GUI を開くため生成された x_synthesis.exe -gui を実行します。
  8. 出力された波形はデザインの合成後シミュレーションで、テスト用です。
AR# 45668
日付 02/20/2013
ステータス アクティブ
種類 一般
ツール 詳細 概略